武科大计算机组成原理2010级期末考试标答A.docVIP

2010级期末考试A卷参考答案 一．单项选择题，从供选择的答案中选出正确的答案，并将标号写在答题册中(每小题 1分，共10分)。 D、C、A、B、A B、C、C、B、C 二．填空题，将适合填入以下各题下划线处的内容写在答题册中(每个空1分，共15分) 1、串行传送、并行传送 2、数符（S）、阶码（E）、尾数（M） 3、50*2+1=101 4、存储程序并按地址顺序执行 5、1024*768*24位=1024*768*3B=2304KB=2.2.5MB 6、指令周期、机器周期（CPU周期） 7、15/16*100%=93.75% 8、道密度与位密度的乘积（记录面上单位面积上存储信息的位数）、沿磁道方向单位长度上存储信息的位数 9、操作码、地址码 三．名词解释（每题1分，共5分） 1、相容性微命令：能够同时或在同一个CPU周期内并行执行的微命令。 2、程序计数器：PC，用于存储将要执行的下一条指令的地址。 3、存储周期：连续启动两次读操作所需间隔的最小时间。 4、隐含寻址：指令中不显式地给出操作数的地址，而是隐含着操作数的地址。 5、RISC：精简指令系统计算机。 四．简答题(每小题5分，共25分) 1、主存和Cache之间有3种映射方式：全相联映射、直接映射、组相联映射。 全相联映射方式：多对多的映射关系，主存中的任意一块可以映射到Cache的任意一行位置。灵活、发生冲突的概率低、命中率高，但不容易实现、硬件成本高，适用于小容量的Cache。 直接映射方式：多对一的映射关系，主存中的一块只能映射到Cache的特定行位置上。不够灵活、发生冲突的概率高、命中率低，但实现简单、成本低，适用于大容量的Cache。 组相联映射方式：Cache分组，主存的一块映射到Cache的哪一组是固定的，但是可映射到该组中的任意一行，即组间采用直接映射，组内全相联映射。是全相联和直接映射二者的折衷，比全相联容易实现，比直接映射灵活、命中率高。 2、单级中断的处理过程： CPU在执行每条指令的最后一个时钟周期，检测中断申请信号是否有效。若有效，则该指令执行完毕后响应中断，进入中断响应周期。首先关中断（在响应该中断过程中不再受理新的中断申请），保护断点信息（把PC和程序状态字入栈保护），确定中断源，获得中断服务程序首地址，并赋予PC，转去执行中断服务程序。在中断服务程序中，首先保护CPU现场，然后为设备服务，最后恢复CPU现场、开中断，中断返回。执行中断返回指令时，把保存在堆栈中的PC和程序状态字弹出，使CPU返回到主程序断点处继续运行原来的程序。 3、三级存储系统包括高速缓冲存储器Cache、主存储器和外存储器（辅助存储器） Cache速度快、容量低，主要存储CPU频繁访问的程序和数据，是主存一部分内容的副本。 主存容量比Cache大，速度比Cache低，用于存储CPU正在使用的程序和数据。 外存储器容量最大，速度最慢，用于存储暂时不用的程序和数据。 对于一个存储系统，一般要求大容量、低成本和高速度。每一种存储器都不能同时满足这几个特点。构建的三级存储系统，能以较低的成本获得接近Cache的访问速度，而容量仅受限于外存储器。 4、总线中集中式仲裁的三种方式：链式查询方式、计数器定时查询方式和独立请求方式。 链式查询方式：只需一根总线授权信号。响应总线请求时，授权信号串行地从一个I/O接口传送到下一个I/O接口。若某个收到授权信号的接口无总线请求，则向下传递授权信号；若有请求，则不向下传递。所需总线信号少（1根总线请求，1根总线授权），容易扩充设备。但是优先级固定，且对询问链的电路故障敏感。 计数器定时查询方式：响应总线请求时，计数器开始计数，并把计数值通过一组地址线发给各设备。每个设备有一个设备地址判别电路，若某个有申请的设备，收到的计数值和自己的设备地址一致，则取得总线使用权，计数器中止计数。计数器可从任意值开始计数，所以能方便地修改优先级次序，但需要的信号线比链式查询方式多。 独立请求方式：每个设备都有独立的总线请求和总线授权信号线，由总线仲裁器进行优先排队，决定响应哪一个设备，就给该设备发送总线授权信号。该方式响应速度快，对优先级的控制灵活，但是需要更多的信号线。 5、流水线CPU中可能出现的3种相关冲突：资源相关、数据相关和控制相关。 资源相关：多条指令进入流水线后在一个时钟周期内争用同一功能部件引发的冲突。 数据相关：一个程序中，如果必须等一条指令执行完毕后，才能执行后一条指令，则这两条指令是数据相关的。多条指令在流水线中重叠处理时，后继指令所需的操作数，如果恰好是前一条指令的结果，就可能使流水线发生断流。 控制相关：执行转移指令时，可能要顺序取下一条指令，也可能要到新的目标地址取指令，从而可能使流水线发生断流。