CRC编解码.docVIP

目 录 序言 …………………………………………………………………………………………… 2 第一章 通信系统课程设计要求要求和方案………………………………… 3 1.1通信系统课程设计总体要求………………………………………………………… 3 1.2课程设计题目…………………………………………………………………………… 3 1.3 CRC编解码器设计方案………………………………………………………………… 3 第二章 QuartusⅡ 简介…………………………………………………………… 5 2.1 Quartus II简介……………………………………………………………………… 5 第三章 (24，16）CRC 循环码编解码器的设计…………………………… 7 3.1 CRC循环校验码的基本原理………………………………………………………… 7 3.1.1 CRC校验码的生成…………………………………………………………………… 7 3.2 （24，16）CRC循环码编解码器的实现…………………………………………… 7 3.2.1 CRC-8 生成多项式 ……………………………………………………………… 7 3.2.2 （24，16）CRC 循环码编码器的设计…………………………………………… 8 3.2.3 （24，16）CRC 循环码解码器的设计………………………………………… 9 3.2.4 （24，16）CRC 循环冗余校验码编解码器总图……………………………… 11 体会与心得 …………………………………………………………………………………12 参考文献…………………………………………………………………………………… 13 附录 ………………………………………………………………………………………… 14 序 言 CRC校验码是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。校验码，在早期的通信中运用广泛，因为早期的通信技术不够可靠（不可靠性的来源是通信技术决定的，电磁波通信时受雷电等因素的影响），不可靠的通信就会带来确认信息的困惑对通信的可靠性检查就需要校验，校验是从数据本身进行检查，它依靠某种数学上约定的形式进行检查，校验的结果是可靠或不可靠，如果可靠就对数据进行处理，如果不可靠，就丢弃重发或者进行修复。 图1 移位算法实现框图 由R0~Rr-1构成的CRC 寄存器是一个r位移位寄存器组，用来存储r位的CRC校验码R(x)。运算控制开关g1~gr-1的位置与生成多项式G(x) 的系数相关，对应系数1的开关接通反馈支路，否则接地。编解码前清零CRC寄存器，在时钟驱动下，待校验的信息码B(x)经运算处理逐位移入CRC寄存器中，当信息码全部输入之后，CRC寄存器中存放的值即为生成的CRC码。另只须输出开关C开始接下端，在时钟驱动下逐位输出待校验的k位信息码B(x) ，然后改接上端，再逐位将CRC寄存器中的校验码R(x)输出。该算法原理简单，易于硬件实现。 第二章 Quratus II简介 2.1 Quartus II简介 Quartus II 是Altera公司开发的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 图2 Quartus软件打开后的界面 Quartus II 的优点： Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括： （1）可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件； 可用于芯片（电路）平面布局连线编辑； 是一款功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具； 支持软件源文件的添加和创建，并将它们链接起来生成编程文件； 使用组合编译方式可一次完成整体设计流程；自动定位编译错误； 是一款高效的期间编程与验证工具； CRC码共由两部分构成： k 位有效信息数据和r位CRC校验码。其中r 位CRC校验码是信息数据移位所得序列被一个事先选择的r + 1位“生成多项式”相除后得到，r 位余数即为CRC码的校验码，此处的除法就是“模2”除运算,即不考虑进借位。每组CRC码都有