EDA设计仿真与硬件描述语言-试题A-电科07-专业选修.docVIP

山东科技大学2008—2009学年 第二学期 《EDA设计仿真与硬件描述语言》考试试卷 （A卷） 班级 姓名 学号 题号 一 二 三 四 总得分 评卷人 审核人 得分 一．填空题（共15分） 1．给出下述Verilog语句的仿真输出结果（本题5分，每个1分）。 （1）$displayb ( 4b1010 4b0110 );输出为： （2）$displayb ( 4b1x10 = = 4b1x10 ); 输出为： （3）$displayb ( ^4b1110 ); 输出为： （4）$displayb ( {3{2’b10}} ); 输出为： （5）//假设reg [3:0] a; reg [7:0] y; a=4b1010; $displayb ( {{4{a[3]}},a} ); 输出为： 2．假设design为Lab1.v，顶层模块名为Lab1；TestBench为Lab1_TB.v，顶层模块名为Lab1_TB, 按下述步骤要求，采用modelsim命令行方式时的完整仿真命令序列为：（本题10分，每个2分） 创建物理库mywork: 映射逻辑库work至物理库mywork： 编译design至work库： 编译testbench至work库： 启动仿真工具仿真： 二．简答题（共45分） 1．简述下述Verilog语句的含义（所有信号均为1bit位宽；有时序信息时请同时说明时序含义，若需要用式子表达，可用X(t)表达“t时刻时X的值”；可均从0时刻描述）（本题10分，每个2分） （1） assign #10 out = in1 in2 ; （2） assign out = # 5 in1 | in2 ; （3） or #（1，2，3） or_inst（o，in1，in2）； （4） `timescale 1ns / 100ps （5） reg [7:0] led_out; 代码片段：led_out[7:0] = {led_out[6:0],led_out[7]}; 2. 假设design为Lab1.v，顶层模块名为Lab1；TestBench为Lab1_TB.v，顶层模块名为Lab1_TB，简述使用QuartusII工具的FPGA实现、验证操作步骤。（本题10分） 3. 简述有限状态机FSM分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三种？FSM的三段式描述风格中，三段分别描述什么？（本题10分） 4. 基于FPGA的设计流程大体可分为：design设计--synthesis综合--fit适配--配置FPGA，请简要描述综合、适配、配置过程的主要功能。（本题5分） 5. 简要说明仿真时阻塞赋值与非阻塞赋值的区别（本题4分）。 6. 简要说明$display, $strobe, $monitor的区别（本题6分）。 三．设计题（共25分） 1．给出异步复位1bit DFF的完整 Verilog RTL级描述，复位信号低电平有效, 复位时，输出为0。（本题10分） 2．给出仿真时生成时钟信号的Verilog描述，要求生成的时钟信号高电平5ns,低电平20ns。（本题5分） 3．给出下述电路的完整verilog描述（注意看图；不需要写Testbench；端口均为1bit位宽，名称严格按图定义；异步复位，复位信号高电平有效，复位时，Reg1=0,Reg2=1；顶层模块名统一定义为test24）（本题10分） 四．综合题（共15分） 1. 某设计接口如下述代码所示，功能要求： out1为in1与in2,out2为in1或 in2，（1）请按功能要求完成设计；（2）请按课堂中testbench3模式写出testbench(testbench中读取测试向量文件，逐条测试，显示测试失败的测试向量，仿真结束时给出失败统计)，并给出测试向量文件内容(简要说明测试向量存储格式，文件中穷举4个测试向量)。（非testbench3模式不得分）（本题15分） modul