2章集成逻辑门电路.pptVIP

2.2 TTL集成逻辑门电路 根据制造工艺的不同，集成逻辑门电路可分为双极型（三极管）和单极型（MOS管）两大类。双极型集成逻辑门电路的输入/输出端都采用三极管，一般称为三极管──三极管集成逻辑（Transistor-Transistor-Logic）门电路，简称TTL门电路；单极型MOS(metal- oxide- semiconductor)集成电路分为PMOS、NMOS和CMOS等3种。其中CMOS门电路由NMOS和PMOS构成的互补型电路组成，具有结构简单、电气性能好、功耗低等特点。 本节介绍TTL门电路，CMOS集成逻辑门电路将在2.4节加以介绍。 2.2 TTL集成逻辑门电路 2.2 TTL集成逻辑门电路 当输入端A、B全为高电平VIH=3.6V时，若T1管发射极导通，其基极电位VB1将被箝位在4.3V(3.6+0.7)，使T1的集电结、T2和T5的发射结正向偏置而导通，反过来使T1管的基极电位VB1被箝位在2.1V(VB1=VBC1+VBE2+VBE5=0.7×3=2.1V)。由于T1各发射极的电位均为3.6V，而基极电位为2.1V，集电极电位为1.4V，故T1管处于倒置工作状态(发射结反向偏置、集电结正向偏置)。电源VCC通过R1向T2和T5提供很大的偏置电流，使T2和T5处于饱和导通状态，饱和压降为0.3V。T2的集电极电位VC2=VCE2+VBE5=0.3+0.7=1.0V，致使T3微导通，T4截止，输出电压VO=VCES5=0.3V。即输入端全为高电平时，输出为低电平。 2.2 TTL集成逻辑门电路 ③ CD段(过渡区)：1.3V VI 1.4V。这段区域容易烧坏TTL与非门。进入这段区域后，随着VI的微小增加，T2、T5迅速趋于饱和，T4趋于截止，而输出电压VO随输入电压VI的增加迅速下降到低电平VO=0.3V。由于此区域T2由线性放大状态向饱和状态迅速过渡，VI的微小变化引起了输出电压VO的急剧下降，使输出电压迅速由高电平变为低电平，故称此为过渡区或转折区。 CD段中心点对应的输入电压，一般认为VT=1.4V。当VIVT时，与非门截止，输出高电平；当VIVT时，与非门饱和导通，输出低电平。 ④ DE段(饱和区)：VI1.4V以后，T1管处于倒置工作状态，由于T2管饱和导通，故称该段为饱和区。 2.2 TTL集成逻辑门电路 2. 抗干扰能力(输入噪声容限) 在实际应用中，TTL与非门的输入端有时会串入一些干扰电压叠加在输入信号上，使输入电压增加或减小。当干扰电压超过一定范围时，会影响与非门的逻辑关系：该输出高电平的，输出了低电平；该输出低电平的，输出了高电平。通常把不会影响与非门输出逻辑关系所允许的最大干扰电压叫做输入噪声容限（也叫抗干扰能力）。噪声容限大，说明门电路的抗干扰能力强。 抗干扰能力分为输入低电平抗干扰能力VNL(或△0)和输入高电平抗干扰能力VNH(或△1)。 低申平抗干扰能力为： VNL=VOFF-VILmax 2.2 TTL集成逻辑门电路 其中VON为开门电平，是输出为标准低电平VSL时所允许的最小输入高电平值，通常VON=1.8V。VIHmin是输入高电平的下限值，与非门的输入高电平不能低于VIHmin。VNH越大，表明TTL与非门输入高电平时抗负向干扰的能力越强。 TTL与非门的抗干扰能力如图2-8所示。 2.2 TTL集成逻辑门电路 当VI小于0.6V时，T2截止，T1基极电流经发射极流出。因T1集电极负载电阻很大，IC1可以忽略不计，故此时的输入电流近似等于T1的基极电流，即II=-(VCC-VBE1-VI)/R1。当VI=0时，相当于输入端接地，此时的输入电流称为输入短路电流IIS。 2.2 TTL集成逻辑门电路 当VI等于0.6V时，T2管开始导通，T2管导通以后IB1的一部分将流入T2管的基极，II的绝对值随之略有减小；随着VI的增加，IB2将继续增大，而II的绝对值也会继续减小。当VI增加到1.3V以后，T5管开始导通，VB1被箝位在2.1V左右；此后，II的绝对值随VI的增大迅速减小。IB1绝大部分经T1集电结流入T2的基极。当VI大于1.4V以后，T1进入倒置工作状态，II的方向由负变为正，II由E1流入TTL与非门的输入端，此时的输入电流称为输入漏电流IIH，其值约为10μA。 2.2 TTL集成逻辑门电路 2. TTL与非门输入端负载特性 2.2 TTL集成逻辑门电路 实际应用中，TTL与非门的输入端有时会通过外接电阻RI接地。如图2-10(a)所示。此时会有电流II流过RI，并在RI上产生电压降VI。VI随RI的变化而变化，VI和RI之间的关系曲线叫做输入端负载特性曲线，如图2-10(b)所示。当RIR1时，VI随RI近