大学计算机组成原理--第6章、中央控制器讲解.pptx

1 第六章、中央控制器outline CPU的功能和组成 控制器控制原理 指令周期（★★★） 时序产生器和控制方式 硬布线控制器 微程序控制器（★★★） 流水线处理器 2 CPU的组成和功能 CPU的组成 CPU的功能 CPU中的主要寄存器 操作控制器 时序产生器 3 CPU的组成 运算器 算术运算/逻辑运算 控制器 从内存取出一条指令,并指出下条指令的地址 对指令进行译码,产生相应的控制信号 产生执行部件的运行所需要的控制信号 指挥并控制CPU,内存和I/O设备之间的数据传送 4 CPU的功能 取出指令并执行指令的部件------CPU 数据加工 ----ALU. 算术/逻辑运算； 指令控制：指令执行的顺序控制; 操作控制: 产生各种操作信号; 时间控制: 控制操作信号的发生时间; 5 CPU中的主要寄存器 PC(Program Counter)----程序计数器 AR(Address Register)---地址寄存器 DR(Data Register)----数据缓冲寄存器 IR(Instruction Register)-----指令寄存器 AC(Accumulate Count)---累加寄存器 PSW (Program Status Word)程序状态字 6 控制器基本组成 PC (Program Counter)----程序计数器 IR (Instruction Register)-----指令寄存器 ID (Instruction Decoder)---指令译码器 OC (Operate Controller)---操作控制器 TG (Timer Generator) ---时序发生器 7 指令译码器 对指令进行分段（操作码、地址码）译码，指出指令的操作方式、寻址方式 为操作控制器提供输入信号 8 操作控制器 根据指令操作码和时序信号,产生各种控制信号 ,以便建立正确的数据通路,从而完成取指令和执行指令的控制。 硬布线控制器 (时序逻辑型) (硬件实现) 微程序控制器 (存储程序型) (软件实现) 数据通路------多寄存器间传送信息的通路。 9 时序产生器 产生各种时序信号(电位,脉冲)； 对各种操作实施时间上的控制。 10 ALU 运算器结构 PSW 左路开关选择 右路开关选择 数据总线DBUS 移位器 操作数X 操作数Y 11 ALU ADD AX,BX PSW AX=2 BX=4 CX DX DR 左路开关选择 右路开关选择 数据总线DBUS 移位器 操作数X 操作数Y AX=6 12 ALU ADD AX,[30] PSW AX=2 BX=4 CX DX DR 左路开关选择 右路开关选择 数据总线DBUS 移位器 操作数X 操作数Y AX=6 DR=4 13 ALU 指令译码器 地址总线 ABUS 数据总线 DBUS CPU基本结构 CPU 14 主机基本组成 15 本章主要内容 CPU的功能和组成 控制器控制原理 指令周期（★★★） 时序产生器和控制方式 硬布线控制器 微程序控制器（★★★） 流水线处理器 16 指令周期（★★★） 指令周期基本概念 CLA指令周期 ADD指令周期 STA指令周期 NOP指令周期 JMP指令周期 17 指令周期基本概念 时钟周期：T,节拍脉冲 CPU 周期：机器周期，从内存读出一条指令的最短时间 指令周期：从内存取一条指令并执行该指令所用的时间。由若干个CPU周期组成。一个CPU周期又包含若干个时钟周期（节拍脉冲） T周期 T1 T2 T3 T4 T1 T2 T3 T4 机器周期（取指令） 指令周期 机器周期（执行指令） 18 指令周期基本概念（★★★） 取指令周期 取操作数周期 （可无） 执行周期 取指令 PC+1 执行指令 开始 19 CLA指令周期（累加器清0） 取指令 PC+1 指令译码 执行指令 取下条 指令PC+1 取指令阶段 执行指令阶段 1个CPU周期 1个CPU周期 开始 20 DR CLA ADD 30 STA 40 NOP JMP 21 … 000 006 … 000 004 20 21 22 23 24 30 40 ALU AC 000 020 AR CLA IR 指令译码器 操作控制器 时序产生器 程序计数器 PC 地址寄存器 AR 缓冲寄存器DR 累加器 AC 指令寄存器 IR 执行指令控制 地址总线 ABUS 数据总线 DBUS 000 020 CLA 000000000 CLA指令 000 021 +1 PC→AR→ABUS→RAM →DBUS→DR→IR PC+1