第7章输入输出接口重点.ppt

7.1 概 述 7.2 外部设备 常用的I/O设备 7.3 I/O 接 口 7.4 程序查询方式 7.4 程序查询方式 7.5 程序中断方式 提问. 在中断系统中，INTR、INT、EINT这三个触发器各有何作用？ 解：INTR——中断请求触发器，用来登记中断源发出的随机性中断请求信号，以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号； EINT——中断允许触发器，CPU中的中断总开关。当EINT=1时，表示允许中断（开中断），当EINT=0时，表示禁止中断（关中断）。其状态可由开、关中断等指令设置；  INT——中断标记触发器，控制器时序系统中周期状态分配电路的一部分，表示中断周期标记。当INT=1时，进入中断周期，执行中断隐指令的操作。 练习. 现有A、B、C、D四个中断源，其优先级由高向低按A→B→C→D顺序排列。若中断服务程序的执行时间为20μs，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。 解： CPU执行程序的轨迹图如下： 练习. 设某机有五个中断源L0、L1、L2、 L3、L4，按中断响应的优先次序由高向低排序为L0?L1 ?L2 ?L3 ?L4，现要求中断处理次序改为L1?L4 ?L2 ?L0 ?L3，根据下面的格式，写出各中断源的屏蔽字。 解：各中断源屏蔽状态见下表： 7.6 DMA 方式 5. 新屏蔽字的设 置 保护现场 置屏蔽字 开中断 中断服务 关中断 恢复现场 恢复屏蔽字 开中断 中断返回 置屏蔽字 恢复屏蔽字 关中断 开中断 设备选择电路 DBR D Q 数据线 启动命令 地址线 SEL 输入数据 启动设备 设备工作 结束 1 Q Q D INTR B Q Q MASK 设备编码器 排队器 中断查询 来自高一级 的排队器 至低一级 的排队器 向量地址 中断响应 INTA 中断请求 命令译码 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 七、 I/O 中断处理过程 ① 1 0 DBR ③ ④ ⑤ ⑦ ⑧ ⑥ 设备选择电路 0 1 以输入为例 ② 主程序和服务程序抢占 CPU 示意 准备工作 准备工作 准备工作 传送数据 传送数据 发中断请求 发中断请求 I/O 宏观 上 CPU 和 I/O 并行 工作 微观 上 CPU 中断现行程序 为 I/O 服务 主程序 继续执行主程序 启动外设 服务程序 （传送数据） 服务程序 （传送数据） 继续执行主程序 CPU 程序中断接口芯片 8259A 的内部结构 内部总线 缓冲器 读 / 写 逻 辑 级联缓冲 器/比较器 优先权 比较器 ( PR ) 中断 服务 寄存 器 (ISR) 中断 请求 寄存 器 (IRR) 中断屏蔽寄存器 （IMR） 控制逻辑 INT INTA D7~D0 A0 RD WR CS CAS0 CAS1 CAS2 SP/EN IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 内部总 线 八、 中断控制器8259A 8259A的主要引脚描述如下： IR7∽IR0 ：输入引脚，用于接收来至外设的中断请求信号 INT：输出引脚，一般与CPU的INTR引脚连接。当8259A接收到外设的中断请求信号后，通过该引脚统一向CPU发中断请求。 INTA：这是一个输入引脚，用于接收来至CPU的中断响应信号INTA。 4. CS：片选信号，允许8259A进行编程与控制。 5. WR：低电位有效，与系统的写入控制线连接。 6. RD：低电位有效，与系统的读出控制线连接。 7. A0：用A0的取值来选择8259A内部不同的命令字。 8259A的主要引脚描述如下： 8. SP/EN：主从定义/缓冲器方向。接高电平时为主片，接低电平时为从片。当8259A工作于缓冲器方式时， 它作为控制缓冲器传送方向的输出控制线；否则为输入线。 9. CAS2∽CAS0：级连控制信号，主片为输出，从片为输出。主片输出一个识别码，哪一个从片的识别码与其相符，则该从片的中断请求被准许。主片最多可以控制8个从片。 九、 8086/8088微处理器的中断系统 1.概述 8086/8088微处理器的中断源分为两类： ①位于处理器外部、由硬件引起的硬件中断（或外部中断） 硬件中断又分为不可屏蔽中断和可屏蔽中断。它们的请求信号，分别由不可屏蔽中断请求输入引脚NMI和可屏蔽中断请求输入引脚INTR输入到处理器中。