FPGA-CPLD基本结构及原理.pptVIP

* * 第二讲　FPGA/CPLD基本结构及原理 信息与通信学院：谢跃雷 崩难棋趟舆衡守陌脉联针松尼朋宴哪明申碱浴啮辊鸵痢向绥就狗骚绑革犬FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * 从电路设计者来说，可将设计好的电路“写入”芯片(PLD母片），使之成为专用集成电路；有些PLD可以多次“编程（逻辑重构）”，这就特别适合新产品试制或小批量生产。PLD的编程技术有下列几种工艺。 一、PLD的编程技术 如何“编程”？ 刁疯真衍笆牵旗她阂除查埃饲蹈孝朽缉悟竭播唉网哟孙竣揉哇衬颖灿琴旋FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * 熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。 反熔丝编程技术也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。 （1）熔丝(Fuse)和反熔丝(Anti-fuse)编程技术 慎烫表守拢帧抱滴叹异凯蔗澳桩且氯虹见枚险荆镐狮巾必谢威窍祝逻行柞FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * 熔丝结构 圃位尾滋木旅沾兵辈础瘫烁俄痔维婉惫东鸡拆抢稳诺脐耙奢魁古倚碟赣唐FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * 反熔丝结构示意 Actel的FPGA器件 体积小，集成度高，速度高，易加密，抗干扰，耐高温 只能一次编程，在设计初期阶段不灵活 瀑竭馋三岛烂篮贴钩赂锚楼拌侯摘骚让样遇泰赞莫球自喜挞程酝导山申玻FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * （2）浮栅型电可写紫外线擦除编程技术 浮栅管相当于一个电子开关，如N沟浮栅管，当浮栅中没有注入电子时，浮栅管导通；当浮栅中注入电子后，浮栅管截止。浮栅管的浮栅在原始状态没有电子，如果把源极和衬底接地，且在源-漏极间加电压脉冲产生足够强的电场，使电子加速跃入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，浮栅上的电子可以长期保留；当浮栅管受到紫外光照射时，浮栅上的电子将流向衬底，擦除所记忆的信息，而为重新编程做好准备。 闪韦凌怖侣硷敲炉吾辨扣桩履胸喝廉俏路殆丹得配掸娱邢披慰散沮铅痔拨FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * 浮栅型紫外线擦除熔丝结构 早期PROM器件采用此工艺 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大 圆供佣憋毗趣埠芭氓伍游亢沂有京赤晃宣央屹骡黎特诈炔契私度宵顾揭率FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * （3）浮栅型电可写电擦除编程技（E2PROM） 此类器件在CMOS管的浮栅与漏极间有一薄氧化层区，其厚度为10μm～15μm，可产生隧道效应。编程（写入）时，漏极接地，栅极加20V的脉冲电压，衬底中的电子将通过隧道效应进入浮栅，浮栅管正常工作时处于截止状态，脉冲消除后，浮栅上的电子可以长期保留；若将其控制栅极接地，漏极加20V的脉冲电压，浮栅上的电子又将通过隧道效应返回衬底，则使该管正常工作时处于导通状态，达到对该管擦除的目的。编程和擦除都是通过在漏极和控制栅极上加入一定幅度和极性的电脉冲来实现，可由用户在“现场”用编程器来完成。 憎拓楼漆繁疾槽坪秒员谋座寂恶魄壶裹译衣稍若脱作颈傈衷然藻甄骇鱼佃FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * 浮栅型电可擦除熔丝结构 大多数CPLD器件采用此工艺 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大 耘蜘舞拉堵栖峦傲饼霖骡贱铂耀持述嘻秦肮擂祈亢碳凰枉滨河嫉场鞭咏必FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * （4）SRAM编程技术 与浮栅型熔丝结构基本相同。SRAM编程技术是在FPGA器件中采用的主要编程工艺之一。SRAM型的FPGA是易失性的，断电后其内部编程数据（构造代码）将丢失，需在外部配接ROM存放FPGA的编程数据。 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 宿蚁尤缄顷陛激硅亚颈盆啥拭蘑哥胃想千离凭歉嘉倪豫匣形镇谗拜岩越骑FPGA-CPLD基本结构及原理FPGA-CPLD基本结构及原理 * * 二、复杂可编程逻辑器件（CPLD）的基本原理 现在一般把所有