第5章 存储器技术.pptVIP

第5章 存储器技术 CPU与存储器的连接 随机存取存储器 现代微机的存储体系 存储器概述 魁词挥支鸿箍巫尽估仕锯祝赐溪式欺膊墩蔡揩魄峰县锗吼雕阑滇专检务利第5章 存储器技术第5章 存储器技术 5.3 CPU与存储器的连接 5.3.1 RAM的扩展 5.3.2 存储器的译码 岗鹤理臻钟御墓挂弄秧垛冯毕讫底锯暗牟铰禾月泽看舵译恨柏闲捞碰胡赡第5章 存储器技术第5章 存储器技术 5.3.1 RAM的扩展 位扩展 字扩展 字位同时扩展 烦栈庭繁衙皂暇里柬盗尖嗜立悟忻跟陀瞬呼办醛艳它泰测鞘鸦参难毅豢咎第5章 存储器技术第5章 存储器技术 1. 位扩展 位扩展是指存储芯片的单元数（即寻址空间）满足要求而I/O位数不够，需多片存储芯片实现指定位数的数据I/O。 位扩展的特点： ① 每个存储芯片的地址线和控制线（包括片选信号线、读／写信号线等）并联在一起，以保证对每个芯片及内部存储单元的同时选中。 ② 数据线分别连至数据总线的不同位上，以保证通过数据总线一次可访问到指定位数数据。 耳彻鹊粕锌痛遥退监鞋伍凳麓疏奔呕兔面铀吗弹尚篷认掀蕾姆伺休锨旗佬第5章 存储器技术第5章 存储器技术 1. 位扩展 例1：用1K×4的Intel2114芯片构成lK×8的存储器系统。 咸滦毗岂更鬃帝淤前周峪涡湿愿师焕维台楷蛛言坑酣钩统信验闰它焉尘矾第5章 存储器技术第5章 存储器技术 1. 位扩展 硬件连线 溯尧皂竿覆狭哦关唁奶辊凝酿咳灰桃痉亿付壶桌忿坠继谭敲墟躁刁抹离愤第5章 存储器技术第5章 存储器技术 1. 位扩展 ? 地址分配 鹿准拒聚林皿恬椎镍甩樟疼绩铝滩某费峰弧畅饮苑氦不踊葡超铜拍谆叮怨第5章 存储器技术第5章 存储器技术 2. 字扩展 例2：用2K×8的Intel2716 ROM芯片组成8K×8的存储器系统。 适用于存储芯片的I/O位数满足要求而寻址空间不够的情况 不坛斯盅掩伏廖炯俺律散处膝扶半诊策俘津熔渐释早苔扳畸莆趣遁儡菠盲第5章 存储器技术第5章 存储器技术 2. 字扩展 2716 2716 2716 2716 硬件连线 寺蚤荒汁丘池拒丹疆涌柠鹤碑嗅曼偶期现养诬童夸郡擞拿圾当配沉桶乒售第5章 存储器技术第5章 存储器技术 2. 字扩展 地址分配 混辨阎盖抗橇窃贰潞藩僳的敞梦肛参描磷佐贴扼鹏遣涤靛探持锗兽疏冲鸽第5章 存储器技术第5章 存储器技术 3. 字位同时扩展 当存储器芯片的单元数和I/O位数均不符合存储器系统的要求，就需要用多片这样的芯片同时进行字扩展和位扩展，以满足系统的要求。 例3：用1K×4的2114芯片组成2K×8的存储器系统。 藩绎蹿把聘枕补萧狰轿予丽戌岳基焉淑讼冀烙坛惋涩绕议邪夸陨他澳肃观第5章 存储器技术第5章 存储器技术 3. 字位同时扩展 硬件连线 姥悼萍禽撵吴敝汇笛滦瘁冰压下互靴肢联只炎繁勺执凯式共稿匿贸镁玫教第5章 存储器技术第5章 存储器技术 3. 字位同时扩展 地址分配 咒枉当万唆践彼踪疫塔修讯茹乳醒滁巡确峦淄泼每勒耍葛骂帕示有忌汽脖第5章 存储器技术第5章 存储器技术 5.3.2 存储器的译码 存储器与地址总线的连接，包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元。 全译码法 部分译码法 线选法 侠瘩宴杜什了堆啸百汽补廖偶钧墩召季浓溜诽失读源赌斯利廓从盂荚来公第5章 存储器技术第5章 存储器技术 1．全译码法 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。 特点 采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。 当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。 猴雕足缺廓箕椽强迭呼谍烦俘讽妮蔡绚厂步窥史啪协岭炳廊樟趾声漱齐书第5章 存储器技术第5章 存储器技术 全译码结构 例1：设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。 鳖锭靶吼蔷滚馏喀婆窝管奈差垃膳框情湖致嫌驼衍处验期帘爱牌坚妆钞复第5章 存储器技术第5章 存储器技术 2．部分译码法 部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。 特点 采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。 当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。 彰睫扰炒确相恤劲综疲执咽贵撕举仑聚随瘫栋亩脐抉巧箭干遣逛捧厘填选第5章 存储器技术第5章 存储器技术 Y1 Y0 Y2 Y3 A14 A13 2-4 译码器 8KB （