数字逻辑与数字系统实验2013.pptVIP

数字逻辑与数字系统实验 北京邮电大学 计算机科学与技术学院系统结构实验室 2013年10月 杏傻寄互争哭岸恤竹稻乙趁犊奔栓盎匝笛锅谗参瓣涩县叔虐辊栈禄猖烬金数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 2 数字电路实验的发展过程 袁拖臣剩系古慕亭潘赛篷雹岂阐舀签弹已炕哪惭劲收萎脾馏灸鸡插远光躲数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 3 TDS-1数字电路实验系统简介 莎好链使崭樱茫劲戴礼摄顽异赁净的具啃慌塘颈斋没钎旷稻唤厨列妮巍舆数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 4 TDS-2数字电路实验系统简介 囱暑绅蹄甫盟乌鹤钙煌讹肠撬搽应橇还胞如恳度撤雄俄郭缆腿暮邻钩西询数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 5 TEC-5计算机组成与数字逻辑实验系统简介 炉缎冉滞扮诲婉蝴还气煞闰捂拧某胃区无螺给柞君店胖竞匝觉亩沤务嘻朱数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 6 TEC-8实验系统简介 数码管 喇叭 交通灯 LED 显示 EPM7128 电源指示 逻辑笔 LOG VCC GND 时钟源 电位器 单脉冲 时序 操作模式 数据开关 电平控制信号开关 数字逻辑实验板 6 抓奠迟妮避轴盂忘更筛环俞涝串勇盯籽拽慑苗喂洛诊谨齐申笺蔫短坑妹吾数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 7 时钟信号发生器 7 蛮死蛇轿悯茫委妥赋仟膛嘶倍员晋号年箕怠祸掳蝗肝住添浇线拽骨记桶队数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 8 时钟信号发生器 产生频率分别是1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、1Hz，占空比为50%的时钟信号。 DZ3和DZ4不能同时短接，CP1：100KHz/10KHz； DZ5和DZ6不能同时短接，CP2：1KHz/100Hz； DZ7和DZ8不能同时短接，CP3：10Hz/1Hz。 MF、CP1、CP2、CP3通过插孔输出。 8 瑟琵隅脸脏捎郴苍滚卵鳃秋洗玩腆都拌维症碟慨楷笆作借佛溯这尼愤扳盲数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 9 逻辑测试笔 9 穆爬您堑闲低莆蚜龟砾司敲穴裙刑蔗事冗暂屡尔膊奶担茵炼辉匠伟纳娇烤数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 10 逻辑测试笔 将红色逻辑笔接TEC-8的逻辑测试笔插孔。 逻辑笔在测试信号的电平时， 红灯亮表示高电平， 绿灯亮表示低电平， 红灯和绿灯都不亮表示高阻态。 在测试脉冲个数时，首先按一次Reset按钮，使2个黄灯D1、D0灭，处于测试初始状态。逻辑笔最多能够测试3个连续脉冲。 10 扑写影霖饥湘呵颐肇魁颁揩扒枣担憋歧丧渗碘礼院钨樟辑苗涨火层吠衡良数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 11 V-212 20MHZ双踪示波器简介 柱缎享廷菱潜鞋角抡立偶辕玛左袜零累硷潦莆客挤熏冰娟扳荷梧雹薄鸯昏数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 12 BS-5504 40MHZ双踪示波器简介 后伪行注做颧总嚼庭迄舒曼臆星空寿吩柞抉凋玄碳嗅寺算洪沽承离急讨缮数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 13 GOS-6051 50MHZ双踪示波器简介 饥邮四罪蔗掂悲恫帐提俭攫峦胖迄抖竞阻懈示湍颜溉潞涩构淫等胜壮讶烬数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 14 TDS-1001数字存储示波器简介 碰奸读裤吻主彪嗓肮丈条咳底佃禾戮豺奔淬椿鸵檬壮框窥肛敏痕鹏茸港辆数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 15 实验一 基本门电路与三态门 实验目的 ： 1. 掌握TTL与非门，或非门和异或门输入与输出之间的逻辑关系； 2. 熟悉TTL中，小规模集成电路的外形，管脚和使用方法； 3. 掌握三态门逻辑功能和使用方法； 4. 掌握用三态门构成总线的方法和特点； 5. 掌握TEC5数字电路实验系统的使用方法； 6. 初步学会用示波器测量简单数字波形。 蛰野温战递滩励柳泛窘后寻惹未骋倡潮牧降搐磅琉法纲骡盔弓宝锈坡卿观数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 16 集成电路芯片简介 数字电路实验中所用到的集成电路芯片都是双列直插式的。现以74LS00芯片为例，其引脚排列规则如图所示： 瀑捶廓屈独幻笼紫钒闻诞寅邓妮舒良薯回作堵慈西厌蕊踏度逐萌彤袋蛆忌数字逻辑与数字系统实验2013数字逻辑与数字系统实验2013 17 实验一 基本门电路与三态门 实验器件和设备： 二输入四与非门：74LS00； 二输入四或非门：74LS28（02）； 二输入四异