第3章 组合逻辑电路习题答案.docVIP

第3章 组合逻辑电路 3.1 试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。 图3.59 题3.1图 解：由逻辑电路图写出逻辑函数表达式： 图a： 图b： 图c： 由逻辑函数表达式列写真值表： 由真值表可知：图a为判奇电路，输入奇数个1时输出为1；图b 为全加器L1为和，L2为进位；图c为比较器L1为1表示AB，L2为1表示A=B, L3为1表示AB. 3.3 设有四种组合逻辑电路，它们的输入波形（A、B、C、D）如图3.61所示，其对应的输出波形分别为W、X、Y、Z，试分别写出它们逻辑表达式并化简。 图3.61 题3.3图 解： 3.4 X、Y均为四位二进制数，它们分别是一个逻辑电路的输入和输出。 设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X-1,且X不大于9。 (1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。 解：(1) 按题意要求列真值表如下： (2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。 作图如下： 3.5 设计一交通灯监测电路。 红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。 解:设A、B、C分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L表示，L为1表示需要检修。依据题意列写真值表： 3.7 试用译码器 74LS138 和适当的逻辑门设计一个三位数的奇校验器。 解:设用A、B、C 表示三位二进制数输入 ，L表示输出，L=1表示输入有奇数个1。列写真值表,求表达式，作图如下： 3.8 试用译码器 74LS138 和与非门实现下列逻辑函数： （1） （2） 解: 取ABC=A2A1A0则： 分析可见 D=1时，L=0; D=0时，。取ABC=A2A1A0，S1=1, S2=D, S3=0, 则： 也可利用2片74138扩展为4－16线译码器，然后取ABCD= A3A2A1A0进行设计。 3.10 试用译码器 74LS138 和适当的逻辑门设计一个1位数的全加器。 解：列写真值表，F1 表示和，F2表示进位。 3.11 试用译码器 74LS138 和适当的逻辑门设计一个组合电路。该电路输入X与输出L均为三位二进制数。二者之间的关系如下： 当 2≤X≤5 时 L = X + 2 当 X＜2 时 L = 1 当 X＞5 时 L = 0 解：按题意列写真值表、求表达式、画图 3.12 试用三片3—8线译码器 74LS138组成5—24线译码器。 解：用A4A3控制各个芯片的工作状态，具体分配如下： 3.14 由数据选择器组成的逻辑电路如图3.63所示，试写出电路的输出函数式。 图3.63 题3.14图 解：由图可见A1A0=YX , D3= 0,D2=1, ， ，G=0 化简有： 3.15 试用四选一数据选择器实现下列逻辑函数： （1） （2） （3） （4） 解：利用卡诺图法确定Di的连接关系 。 (1) 或者： (2) 或者： (3) 或者： (4) 3.16 试用四选一数据择器设计一判定电路。只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则，比赛成绩不被承认。 解：设用A表示主裁判、B、C、D表示副裁判，L表示比赛成绩；A、B、C、D分别为1表示同意，为0表示不同意；L为1表示承认比赛成绩，L为0表示不承认比赛成绩。列写真值表如下： （1）取AB=A1A0,G=0，采用卡诺图法确定D0~D3,并作图。 （2）取,G=,CD=A1A0，采用卡诺图法确定D0~D3,并作图。 3.17 试画出用2个半加器和一个或门构成一位全加器的逻辑图，要求写出Si和Ci的逻辑表达式。 解： 对于半加器有： ,CO=AB, 所以： 3.18 利用4位集成加法器74LS283实现将余3码转换为8421BCD码的逻辑电路。 解：因为8421BCD等于余3码减3，减3可用补码相加完成，作图如下： 3.19 利用4位集成加法器74LS283和适当的逻辑门电路，实现一位余3代码的加法运算，画出逻辑图。（提示：列出余3代码的加法表，再对数进行修正）。 解：利