触发器要点.docVIP

第四章 触发器知识要点 触发器的概念、特点 每个触发器是用来存储1位二进制信息。（虽然有2个输出端，但正常情况Q和Q’的值是关联的，触发器存储的是1位信息：0状态或1状态。） 定义：触发器的输出状态： 正常情况：（两个输出端Q和Q’的值是关联的） ① 0状态（Q=0同时Q’=1） ② 1状态（Q=1同时Q’=0） 非正常情况：（Q和Q’的值是非关联的） ① 0*状态（Q=0同时Q’=0） ② 1*状态（Q=1同时Q’=1） 定义：触发器的初态（上一个状态）和次态（下一个状态）： 触发器具有记忆功能，任何时刻都具有一个状态值，可能为0状态，亦或为1状态。在每个动作时刻（时钟同步触发下），触发器的输出状态会发生改变，变化前触发器原来存储的状态叫初态，动作后触发器改变的状态叫次态。功能表所示中Q对应初态，Q*对应次态。（有些资料里初态用Qn、次态用Qn+1表示） 输入信号 初 态 次 态 功 能 SD RD Q Q * 1 0 0 1 置1 1 0 1 1 0 1 0 0 置0 0 1 1 0 0 0 0 0 保持 0 0 1 1 1 1 0 0* 不允许 1 1 1 0* 注意：表中Q、Q*的取值都是对应上述2定义的触发器的输出状态值，输出状态正常时，该值与Q端信号逻辑一致。 触发器输入有效 电路中，任何一个输入变量都有两种输入可能：0或1，分别表示两种相反的信息，例如：有按键按下，相应的输入为1，则输入为0表示无按键按下；也可以有按键按下，相应的输入为0，无按键按下相应的输入为1。用1表示有按键按下的，这种电路我们称为输入高有效，用0表示有按键按下的，这种电路我们称为输入低有效。下图(a)(b)两个功能表中SD 、RD为高有效输入，SD′、RD′为低有效输入。 输入信号 初 态 次 态 功 能 SD RD Q Q * 1 0 0 1 置1 1 0 1 1 0 1 0 0 置0 0 1 1 0 0 0 0 0 保持 0 0 1 1 1 1 0 0* 不允许 1 1 1 0* 图a 高有效输入基本RS触发器 输入信号 初 态 次 态 功 能 SD′ RD′ Q Q * 0 1 0 1 置1 0 1 1 1 1 0 0 0 置0 1 0 1 0 1 1 0 0 保持 1 1 1 1 0 0 0 1* 不允许 0 0 1 1* 图b低有效输入基本RS触发器 注：基本RS触发器的动作特点是，直接由相应的输入信号决定动作后的输出值，不受时钟CLK同步。 各种功能和动作特点的触发器 （1）CLK高电平触发的同步RS触发器（受时钟CLK同步, ，CLK=1期间动作，Q*取决于CLK=1期间的S、R信号） CLK S R Q Q* 功能 0 × × 0 0 保持 0 × × 1 1 1 0 0 0 0 保持 1 0 0 1 1 1 1 0 0 1 置1 1 1 0 1 1 1 0 1 0 0 置0 1 0 1 1 0 1 1 1 0 1* 不允许 1 1 1 1 1* 图c CLK高电平触发的同步RS触发器（受时钟CLK同步） （2）CLK低电平触发的同步RS触发器（受时钟CLK同步，CLK=0期间动作，Q*取决于CLK=0期间的S、R信号） CLK S R Q Q* 功能 1 × × 0 0 保持 1 × × 1 1 0 0 0 0 0 保持 0 0 0 1 1 0 1 0 0 1 置1 0 1 0 1 1 0 0 1 0 0 置0 0 0 1 1 0 0 1 1 0 1* 不允许 0 1 1 1 1* 图d CLK低电平触发的同步RS触发器（受时钟CLK同步） （3）CLK高电平触发的同步D触发器（受时钟CLK同步，CLK=1期间动作，Q*取决于CLK=1期间的D信号） CLK D Q Q* 功能 0 × 0 0 保持 0 × 1 1 1 0 0 0 置0 1 0 1 0 1 1 0 1 置1 1 1 1 1 图e CL