第5章触器.ppt

概述 触发器定义： 触发器是构成时序逻辑电路的基本逻辑部件; 它有两个稳定的状态：0状态和1状态; 在不同的输入情况下，它可以被置成0状态或1状态; 当输入信号消失后，所置成的状态能够保持不变。 5.1 基本触发器 基本触发器包括 基本RS触发器 同步RS触发器 同步D触发器 同步JK触发器 提问: 用八个字来说明与非门的逻辑功能是什么? 封锁与非门用什么信号(电平)? 【例5-1】 在图 (a)所示的由与非门构成的基本RS触发器电路中，已知SD端和RD端电压波形如图 (b)所示，忽略与非门传输时间，画出Q和Q端电压波形图。 解：按照表5-1所示的基本RS触发器的逻辑关系，就可以画出Q和Q端电压波形图。 有异步置位、复位端的同步RS触发器 该电路中的SD、RD端只要加入低电平，即可使触发器置1或置0，而不受时钟脉冲和输入信号的控制。触发器在时钟脉冲控制下正常工作时，应将该二输入端置为高电平状态。 2.主从结构RS触发器 2.主从结构RS触发器 3.边沿触发RS触发器 该电路由三部分构成，G3和G5组成同步RS触发器，G4和G6组成另一个同步RS触发器，G1和G2组成基本RS触发器，成为维持阻塞RS触发器的从触发器，其状态随G3和G4的输出变化而变化。 维持阻塞RS触发器的特性表 5.1.3 D触发器 1.电平触发D触发器 电平触发D触发器的特性表 2.主从结构的D触发器 两个D触发器分别由CP信号控制，当CP=0时，主D触发器控制门被打开，主D触发器输出状态由当前输入端D的状态决定，从D锁存器控制门被关闭，保持原输出状态；当CP=l时，主D触发器控制门被关闭，从D锁存器控制门被打开，输出状态由前一时刻主D触发器的状态决定。 主从D触发器的特性表 3.边沿触发的维持阻塞型D触发器 当D=1时，相当于维持阻塞RS触发器的S=0、R=1，CP上升沿到来后，触发器置1。 当D=0时，相当于维持阻塞RS触发器的S=1、R=0，CP上升沿到来后，触发器置0。 维持阻塞D触发器的特性表 5.1.4 同步JK触发器 1.电平触发的JK触发器 将同步RS触发器的Q和Q端作为附加控制信号接回到输入端，就构成了电平触发结构的JK触发器。 ⑴当CP=0时，无论输入端J、K为何值从触发器的状态保持原输出状态。⑵当CP=1时：①若J=0、K=0，则G3、G4门被封锁，触发器保持原状态不变。②若J=1、K=0，如果此时Q=0，Q=1，则G3OUT=0，G4OUT=1，触发器被置为1；如果此时Q=1，Q=0，则G3OUT=1，G4OUT=1，触发器状态不变仍为1。即无论触发器原状态如何此时都将被置1，CP=0后状态被保存。 ③若J=0、K=1，如果此时Q=0，Q=1，则G3OUT=1，G4OUT=1，触发器保持原状态，仍为0；如果此时Q=1，Q=0，则G3OUT=1，G4OUT=0，触发器被置为0态。即无论触发器原状态如何此时都将被置0， CP=0后状态被保存。 ④若J=1、K=1，如果此时Q=0，Q=1，则G3OUT=0，G4OUT=1，触发器被置为1；如果此时Q=1，Q=0，则G3OUT=1，G4OUT=0，触发器被置为0。即无论触发器原状态如何都将被翻转 ，CP=0后状态被保存。 同步JK触发器的特性表 2.主从JK触发器 将主从RS触发器的Q和Q端作为附加控制信号接回到输入端，就构成了主从结构的JK触发器。 若J=1、K=1，则G7、G8门均被打开，从触发器初始状态就成为触发器次态的决定因素，因此分别考虑两种情况。 第一种情况是Q=0。此时门G8被Q封锁。当CP=1 时，仅G7输出低电平信号，所以主触发器被置1。CP=0后，从触发器随后被置1。 第二种情况是Q=1。此时门G7被Q封锁。当CP=1 时，仅G8输出低电平信号，所以主触发器被置0。CP=0后，从触发器随后被置0。 综合上述两种情况，当J=1、K=1时，无论触发器初始状态如何，CP下降沿到达后，触发器的次态均与初态相反，即触发器翻转。 主从JK触发器的特性表 3.利用传输延迟时间的边沿JK触发器 G1、G3、G4和G2、G5、G6共同组成RS触发器，与非门G7和G8组成输入控制门，而且G7和G8门的延迟时间比RS触发器长。 ⑴触发器置1过程： 设触发器初始状态Q=0，J=1，K=0。当CP=0时，门G3、G6、G7、G8同时被封锁，即G3OUT=0、G6OUT=0、G7OUT=1和G8OUT=1，所以G4OUT=1和G5OUT=0，RS触发器输出保持不变。 ⑴触发器置1过程： ⑴触发器置1过程： ⑵触发器置0过程： 由于触发器对称，所以触发器置0过程同置1过程基本相同。 5.1.5 不同结构触发器性能比较 1.各种触发方式比较 时钟控制的触发器其