CPLD实验教案.ppt

* 一、复杂可编程逻辑器件CPLD Complex Programmable Logic Device Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1. PLD器件简介 由大量（高至几百万个）独立的与门阵列、或门阵列、触发器和可配置的连线构成的单片通用CMOS大规模集成电路。 根据所要求的特定功能，通过编程选择内部器件并连线 特定功能的专用芯片 使用方法： Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. CPLD（复杂可编程逻辑器件）： FPGA（现场可编程门阵列）： PLD 分类 有大量触发器，更易设计时序电路。编程数据只需通过简单设备即可下载到芯片中，实现现场编程功能。 大量门电路，更易设计组合电路。 编程数据通过计算机下载到芯片中。 在系统编程芯片，可在电路板上直 接对芯片编程。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. PLD优点 高集成度、高可靠性：可将整个系统集成于同一芯片中，实现所谓片上系统。 通用芯片有固定逻辑功能，其构成的电路技术很难保护。专用芯片是电路设计者自己制造出来的，而且很容易设置必威体育官网网址位，从而形成电路设计者自己的知识产权。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.EPM7128SLC84器件介绍 EPM7128S器件系列是美国ALTERA公司生产的在系统可编程CPLD器件。在实验中使用该器件是很方便的。其优点是可以反复编程，能多达百余次，而且不必拆下芯片就可以直接在电路板上编程。 EPM 7 128 S LC 84－6 7000系列产品 有128个逻辑宏单元 在线可编程器件 塑封包装 84个外端子 全局时钟到输出端的时延为6ns 每个宏单元包含： 一个可编程的“与”阵列和固定的“或”阵列以及一个触发器 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 11 10 9 8 7 6 5 4 3 2 1 84 83 82 81 80 79 78 77 76 75 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 ALTERA MAX EPM7128SLC84 VCCINT GND 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 I/O.TDI I/O.TMS VCCINT GND GND VCCIO VCCIO GND VCCIO GND VCCIO VCCIO GND GND VCCIO GND I/O.TD0 I/O.TK INPUT/GCLRn INPUT/OE2/GCLK2 INPUT/GCLK1 INPUT/OE1 16个电源和地脚： （同名端内部均连通） 6个VCCI0：I/O输出电路电源， 接5V或3.3V 2个VCCINT：内部电路和输入 缓冲器电源， 接5V 8个接地端 下载板中正电源统一都为＋5V，由实验箱提供，并与实验箱共地。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd