《像素基本概念.docxVIP

720P60的Pixel Clock是74.25MHz视频的一些基本概念。 数字视频的基本概念源自于模拟视频。对于模拟视频我们可以这样理解：视频可以分解为若干个基本视点（像素），每个像素都有独立的色彩信息，在屏幕上依次将这些点用电子枪按照行和列打出来，就形成了一幅完整画面，连续的打出画面，利用人眼的延迟特点就可以“显示”动态的图像了。? 行同步（HSYNC）：行同步就是让电子枪控制器知道下面要开始新的一行像素； 场同步（VSYNC：? 场同步就是告诉电子枪控制器下面要开始新的画面；数据使能（DE）： 在数据使能区是有效的色彩数据，不在使能范围内的都显示黑色。 前肩（Front Porch）/后肩 （Back Porch） ：行同步或场同步信号发出后，视频数据不能立即使能，要留出电子枪回扫的时间。以行扫描为例，从HSYNC结束到DE开始的区间成为行扫描的后肩（绿色区域），从DE结束到HSYNC开始称为前肩（紫色区域）。同样对于场扫面也可以由类似的定义。Pixel clock：像素时脉(Pixel clock)指的是用来划分进来的影像水平线里的个别画素， Pixel clock 会将每一条水平线分成取样的样本，越高频率的 Pixel clock，每条扫瞄线会有越多的样本画素。制式总扫描线图像区域扫描线水平总象素图像区域水平象采样频率1080I/60H25MHz1080I/50Hz112510802640192074.25MHz720P/60Hz7507201650128074.25MHz720P/50Hz7507201980128074.25MHz带宽：视频带宽代表显示器显示能力的一个综合指标，指每秒钟所扫描的图素个数，即单位时间内每条扫描线上显示的频点数总和，在模拟视频中以MHz为单位，图1的视频模拟带宽计算如下：，Analog BandWidth=1650*750*60=74.25MHz 含义为每个时钟要传输74.25M个模拟视频数据。同理1080P60的P CLOCK为148.5MHz但是在数字视频中由于每个像素都是由3种不同的颜色来表示，每种颜色右由一定数量的比特来传输，因此通常会用bps来表示数字带宽，如果图1中使用了RGB传输，每种颜色用1个字节来输出，那么该视频的数字带宽为：Digital BandWidth= 模拟带宽*8bit*3=1.782Gbps?含义为每秒要传输1.782G个比特数据 。数字视频信号以SXGA为例，其时序如下： 垂直： 水平： 图中DSPTMG为使能信号，VSYNC为场同步信号，HSYNC为行同步信号。在行场的消隐期（T1与T7），DSPTMG为低电平，在此期间无有效视频数据。 注意一个重要参数：对于这个时序的SXGA点频是108MHz1066×1688×60=107.964480MHz?1 Open LVDS Display Interface（OpenLDI）? LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口，每一条通道输出的都是一对差分信号。它为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS是利用电压差(典型值为350 mV)进行编码信息。1．LVDS的电路组成 LVDS发送器将驱动板主控芯片输出的并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。图1.1 ?LVDS接口电路的组成示意图2．采用LVDS规范传输数据的时序图图1.2 18位单像素传输、非直流平衡模式图1.3 24位单像素传输、非直流平衡模式 由图1.2可以看出，非直流平衡模式18位单像素传输共用了4个通道（1个时钟信号、3个数据信号），在一个时钟周期内传送了21bit，数据信号包括3×6位的RGB信号、使能信号DE、行场信号。其中使能信号DE很重要，实际上使能信号为低电平时就是行场的消隐期，有些接收端可不接收行场控制信号只接受使能信号即可，也正是因此；1.3图，非直流平衡24位单像素传输共用了5个通道，其中RES为预留位。 LDI突破了TTL瓶颈，带宽得到了提升。但随着1080p的视频信号成为主流，8位颜色要求大约3Gbps的带宽，这大大超过了4通道LVDS接口能力。所以LVDS有了双像素传输模式。图1.4 24位双像素传输、非直流平衡模式 由图1.4可以看出，非直流平衡模式24位双像素传输共用了10个通道（2个时钟信号、8个数据信号），在一个时钟周期内传送了56bit，数据