模擬电子加减法电路设计.docVIP

摘 要：给出了任意比例系数的加减法运算电路，分析了比例系数与平衡电阻、反馈电阻的关系。目的是探索比例系数任意取值时加减法运算电路构成形式的变化。结论是在输入端电阻平衡时，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值在大于1、小于1或等于1情况下，加减法运算电路还可简化。所述方法的创新点是将运放输入端电阻的平衡条件转化为与输入信号比例系数的关系，从而可直观确定简化电路形式；扩大了加减法运算电路的应用范围。 　　0 引言 　　加减法运算电路以集成运算放大器为核心元件构成，多个输入信号分别作用于运放的同相输入端和反相输入端，实现对输入信号的加、减法运算，外部电阻决定输入信号的比例系数。 　　加减法运算电路中运放的输入端有共模信号成分，为使共模输出为零，同时补偿运放输入平均偏置电流及其漂移影响，通常要求运放的输入端电阻平衡，即运放反相输入端、同相输入端所接的电阻相等。 　　本文给出了任意比例系数的加减法运算电路，并指出在输入端电阻平衡时，根据输入信号比例系数的数值范围，加减法运算电路还可简化。 　　1 任意比例系数的加减法运算电路 　　所给出的任意比例系数的加减法运算电路如图1所示。其中，uI11、uI12、… uI1n为n个减运算输入信号，uI21、uI22、… uI2m为m个加运算输入信号，uO为输出信号，R11、R12、… R1n、R21、R22、… R2m为输入端电阻，RF为反馈电阻，RP为平衡电阻，R′为附加电阻。  图1 任意比例系数的加减法运算电路。 　　运放输入端电阻的平衡条件为： （1） 　　由理想运放的虚断条件，在运放的同相输入端可列出关系式：  　　整理 有： （2） 　　由理想运放的虚断条件，在运放的反相输入端可列出关系式：  　　整理有： （3） 　　由理想运放的虚断条件u+=u-及式(1)，将式(3)减式(2)并整理得运算关系表达式： （4） 　　式(4)中，为各加运算输入信号的比例系数， 为各减运算输入信号的比例系数。 　　式(4)表明，电路实现将加在同相输入端、反相输入端的各输入信号按比例分别相加，再将两部分的相加结果相减。 　　将式(1)的平衡条件变形，有： （5） 　　式(5)反映了输入信号比例系数与附加电阻、平衡电阻、反馈电阻的关系，表明在满足电阻平衡的条件下，各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值可以大于1、小于1或等于1，即输入信号的比例系数无限定。 　　根据输入信号比例系数的数值范围，加减运算电路还可简化。 　　2 比例系数加减结果特定取值时的电路简化方案 　　2.1 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值大于1的加减运算电路 　　当各输入信号的比例系数关系为：  　　时，可令式(5)中电阻RP→∞，即图1所示电路中去掉电阻RP，由式(5)中实现大于1的平衡条件。 　　2.2 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值小于1的加减运算电路 　　当各输入信号的比例系数关系为：  　　时，可令式(5)中电阻R′→∞，即图1所示电路中去掉电阻R′，由式(5)中1-RF/RP 实现小于1的平衡条件。 　　2.3 各加运算输入信号比例系数之和与各减运算输入信号比例系数之和的差值等于1的加减运算电路 　　当各输入信号的比例系数关系为：  　　时，可令式(5)中电阻R′→∞，RP→∞，即图1所示电路中去掉电阻R′及RP。 　　3 设计步骤及举例 　　3.1 设计步骤 　　(1)由参与运算的各输入信号比例系数加、减的数值范围确定电路形式；(2)由运算关系及平衡条件确定外部各个电阻值。 　　3.2 设计举例 　　例1，试设计实现 U0=2U121+3U122-U111运算关系的加减运算电路。 　　将所要实现的运算关系式与式(4)对比，确定式(4)中各输入信号的比例系数为：  　　因，确定所设计电路的形式为图1中去掉电阻RP，按三个输入信号重画如图2所示。  图2 例1设计的加减运算电路。 　　选取RF=120KΩ，代入各输入信号的比例系数表达式中，解出：  　　由式(5)并考虑RP→∞，有：  　　代入各输入信号的比例系数，有：  　　解出 R‘=40KΩ。 　　例2，试设计实现U0=2U121-3U111-U112运算关系的加减运算电路。 　　将所要实现的运算关系式与式(4)对比，确定式(4)中各输入信号的比例系数为：  　　因，确定所设计电路的形式为图1中去掉电阻R′，按三个输入信号重画如图3所示。 　　选取RF=150KΩ ，代入各输入信号的比例系数表达式中，解出：  　　由式(5)并考虑R′→∞，有：  　　代入各输入信号的比例系数，有：  　　解出RP=50K