接口与技术设计..doc

微机原理和接口与技术课程设计 设计目的 熟练的应用所学的知识，完成设计要求，系统的 设计要求 用接口芯片设计一电路实现控制等的功能 要求： 1、每隔2秒钟发出一个中断； 2、中断完成使8个发光二极管依次循环右移一位； 3、完成8次后向反方向移位。 扩展功能：间隔时间可设定 设计内容和原理 我们使用了8086CPU芯片与8255A芯片一起实现了流水灯闪烁的设计，同时还使用了地址锁存器74LS373芯片和74LS138。74ls373是常用的地址锁存器芯片，它是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。在方案一中，当8086CPU的引脚ALE（地址锁存允许信号，输出，高电平有效，用作地址锁存器74LS373的锁存控制信号）处于下降沿时将8086CPU输出的地址信息进行锁存，以定义8255A的工作方式。 下面先对所用器件的进行简介： 1.地址锁存器74LS373的内部电路与工作原理  引脚功能图 注：管脚引出端功能符号： D0～D7 数据输入端 OE 三态允许控制端（低电平有效） Q0～Q7 输出端 LE 锁存允许端 74LS373 三态缓冲输出的8D锁存器（3S,锁存允许输入有回环特性），其输出端 Q0～Q7 可直接与总线相连，74LS373的LE端直接与8086CPU的ALE信号连接。 1脚是三态允许控制端(OE)，是低电平有效。当1脚是高电平时，不管输入3(D0)、4(D1)、7(D2)、8(D3)、13(D4)、14(D5)、17(D6)、18(D7)如何，也不管11脚(LE 锁存允许端)如何，输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态)。当1脚是低电平时，只要11脚(LE 锁存允许端)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3(D0)、4(D1)、7(D2)、8(D3)、13(D4)、14(D5)、17(D6)、18(D7)的状态。 ? 11脚是锁存允许端(LE)，当LE由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。 当三态允许控制端OE为低电平时，三态门导通，允许Q0～Q7输出，OE为高电平时，输出悬空。当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0～Q7 状态与输入端D1～D7状态相同；当LE发生负的跳变时，输入端D0～D7 数据锁入Q0～Q7。 2、74LS138的结构和工作原理 　　74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式。 　　其工作原理如下： ①当一个选通端（E1）为高电平，另两个选通端（(/E2))和/(E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A2A1A0=110时，则Y6输出端输出低电平信号。 　　②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 　　③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 4.可用在8086的译码电路中，扩展内存。 3、8225的结构和介绍 ）与CPU连接部分 　　根据定义，8255能并行传送8位数据，所以其数据线为8根D0～D7。由于8255具有3个通道A、B、C，所以只要两根地址线就能寻址A、B、C口及控制寄存器，故地址线为两根A0～A1。此外CPU要对8255进行读、写与片选操作，所以控制线为片选、复位、读、写信号。各信号的引脚编号如下： 　　（1）数据总线DB：编号为D0～D7，用于8255与CPU传送8位数据。 　　（2）地址总线AB：编号为A0～A1，用于选择A、B、C口与控制寄存器。 　　（3）控制总线CB：片选信号、复位信号RST、写信号、读信号。当CPU要对8255进行读、写操作时，必须先向8255发片选信号选中8255芯片，然后发读信号或写信号对8255进行读或写数据的操作。 　　2）与外设接口部分 　　根据定义，8255有3个通道A、B、C与外设连接，每个通道又有8根线与外设连接，所以8255可以用24根线与外设连接，若进行开关量控制，则8255可同时控制24路开关。各通道的引脚编号如下： 　　（1）A口：编号为PA0～PA7，用于8255向外设输入输出8位并行数据。 　　（2）B口：编号为PB0～PB7，用于8255向外设输入输出8位并行数据。 　　（3）C口：编号为PC0