8086和8088引脚图..docxVIP

AD7～AD0（Address/Data）地址/数据分时复用引脚，双向、三态在第一个时钟周期输出存储器或I/O端口的低8位地址A7～A0，其他时间用于传送8位数据D7～D0A15～A8（Address）中间8位地址引脚，输出、三态这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15～A8A19/S6～A16/S3（Address/Status）地址/状态分时复用引脚，输出、三态ALE（Address Latch Enable）地址锁存允许，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：AD7～AD0和A19/S6～A16/S3正在传送地址信息IO/M*（Input and Output/Memory） I/O或存储器访问，输出、三态WR*（Write）写控制，输出、三态、低电平有效有效时，表示CPU正在写出数据给存储器或I/O端口RD*（Read）读控制，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据 READY 存储器或I/O口就绪，输入、高电平有效DEN*（Data Enable）数据允许，输出、三态、低电平有效DT/R*（Data Transmit/Receive）数据发送/接收，输出、三态高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收） SS0*（System Status 0）最小组态模式下的状态输出信号INTR（Interrupt Request）可屏蔽中断请求，输入、高电平有效INTA*（Interrupt Acknowledge）可屏蔽中断响应，输出、低电平有效NMI（Non-Maskable Interrupt）不可屏蔽中断请求，输入、上升沿有效HOLD总线保持（即总线请求），输入、高电平有效HLDA（HOLD Acknowledge）总线保持响应（即总线响应），输出、高电平有效RESET复位请求，输入、高电平有效MN/MX*（Minimum/Maximum）模式选择，输入接高电平时，8088引脚工作在最小模式；反之，8088工作在最大模式 TEST*测试，输入、低电平有效CPU引脚是系统总线的基本信号可以分成三类信号：8位数据线：D0～D720位地址线：A0～A19控制线：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GNDAD15 ~ AD0（Address/Data） 地址/数据分时复用引脚，双向、三态A19/S6 ~ A16/S3（Address/Status） (35 ~ 38)地址/状态分时复用引脚，输出、三态ALE（Address Latch Enable） (25)地址锁存允许，输出、高电平有效，是微处理器提供给地址锁存器8282/8283的控制信号(不能悬空)IO* /M（Input and Output/Memory） (28) I/O或存储器访问，输出、三态WR*（Write） (29) 写控制，输出、三态、低电平有效RD*（Read） (32) 读控制，输出、三态、低电平有效DEN*（Data Enable） (26) 数据允许，输出、三态、低电平有效DT/R*（Data Transmit/Receive） (27)数据发送/接收，输出、三态高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收）READY (22) 存储器或I/O口就绪，输入、高电平有效如果测到高有效，CPU直接进入下一步如果测到无效，CPU将插入等待周期TwSSO*（System Status O） (34) 最小组态模式下的状态输出信号INTR（Interrupt Request） (18) 可屏蔽中断请求，输入、高电平有效INTA*（Interrupt Acknowledge） (24) 可屏蔽中断响应，输出、低电平有效NMI（Non-Maskable Interrupt） (17) 不可屏蔽中断请求，输入、上升沿有效HOLD (31) 总线保持（即总线请求），输入、高电平有效HLDA（HOLD Acknowledge） (30)总线保持响应（总线响应），输出、高电平有效RESET (21)复位请求，输入、高电平有效MN/MX*（Minimum/Maximum） (33) 组态选择，输入接高电平时，8086引脚工作在最小模式；反之，8086工作在最大模式TEST* (23) 测试，输入、低电平有效CPU引脚是系统总线的基本信号可以分成三类信号16位数据线：D0 ~ D1520位地址线：A0 ~ A19控制线：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、G