数字钟的设计二稿解析.docVIP

电子线路课程设计报告 设计题目： 数字钟的设计 专业班级：13电子 小组成员： 丛学鹏 康建伟 高峰 冯桢耀 雎龙 郭静荣 臧雪峰 董成林 侯志宇 白慧升 指导教师： 完成日期： 设计任务与要求 1.由晶振电路产生1HZ标准秒信号。 2.秒、分为00-59六十进制计数器。 3.时为00-23二十四进制计数器。 4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。? 5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。 方案设计与论证 方案一：SST单片机。SST单片机省去了开发用的编程器和仿真器。省去了外部EEPROM、电压监控芯片、上电复位电路和5个UART的扩展芯片。它自带在线下载和在线仿真功能，带有5路PCA模块(主成分分析)，PCA功能比普通单片机有更强的计时性。利用PCA的脉冲宽度调制（PWM）模式可产生一个8位PWM。 方案二：STC89C52是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器。在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得STC89C52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。具有以下标准功能：8k字节Flash，512字节RAM，32位I/O口线，看门狗定时器，内置4KBEEPROM，MAX810复位电路三个16位定时器/计数器，一个6向量2级中断结构，全双工串行口。 基于以上比较，本设计选用方案二。 2.1AT89S52介绍 AT89S52具有以下标准功能：8k字节Flash、256 字节RAM、32位I/O口线、看门狗定时器、两个数据指针、三个16位定时器/计数器、一个6向量两级中断结构、全双工串行口、片内晶振及时钟电路。另外，AT89S52可降至0Hz 静态逻辑操作，支持两种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM 内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 2.1.1内部结构图 图1 AT89S52内部结构框图 Fig 1 Internal structure diagram 图2 AT89S52引脚图 Fig 2 Pin diagram 2.1.3引脚定义及功能说明 1．VCC（40）：电源+5V。 2．VSS（20）：接地，也就是GND。 3．XTL1（19）和XTL2（18）：振荡电路。单片机是一种时序电路，必须有脉冲信号才能工作，在它的内部有一个时钟产生电路，有两种振荡方式，一种是内部振荡方式，只要接上两个电容和一个晶振即可；另一种是外部振荡方式，采用外部振荡方式时，需在XTL2上加外部时钟信号。 4．P0口（39-32）：8位漏极开路型双向I/O口，即地址/数据总线复用口。作为输出口用时，每位能以吸收电流的方式驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。在访问外部数据存储器时，分时转换地址（低8位）和数据总路线复用，在访问期间激活内部上拉电阻。在FLASH编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，用I/O口。P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的要求外接上拉电阻。 5．P1口（1-8）：是一个带内部上拉电阻的8位准双向通上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（I）。FLASH编程和程序校验期间，P1接收低8位地址。P1口第二功能如表2-1。 表1 P1口第二引脚功能 Table 1 P1 port second pin function 引脚号 第二功能 P1.0 T2 （定时器/计数器T2 的外部计数输入），时钟输出 P1.1 T2EX （定时器/计数器T2 的捕捉/重载触发信号和方向控制） P1.5 MOSI （在系统编程用） P1.6 MISO （在系统编程用） P1.7 SCK （在系统编程用） 6．P2口（21-28）：是一个带内部上拉电阻的8位准双向通用I/O口。P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对