VIVADO设计工具使用流程.ppt

Vivado使用方法 Vivado使用方法 一、软件安装 二、建立工程 三、建立仿真环境 四、为工程添加约束 五、综合、布局布线和生成bit文件 六、debug 一、软件安装 一、软件安装 一、软件安装 一、软件安装 一、软件安装 二、建立工程 二、建立工程 二、建立工程 二、建立工程 二、建立工程 二、建立工程 添加一个模块设计 二、建立工程 添加模块设计后，在设计区域提示添加IP，点击“add IP”添加IP或者点击工具栏图标添加 添加IP 二、建立工程 在IP有哪些信誉好的足球投注网站栏输入Ipcore的名称可以帮助我们快速找到需要添加的IPcore 二、建立工程 添加IP core后工具自动提示添加外设连线，可以根据工具提示自动完成模块之间的连接。 二、建立工程 对外部的接口和总线可以点击模块总线接后，拖动一下，然后点击右键，选择make external为总线提供外部端口，选择creat port为总线或者单个信号线添加外部接口。 二、建立工程 完成模块化设计后，点击validat design快捷工具图标对设计进行错误检查 二、建立工程 为工程添加HDL代码，点击Add source添加hdl文件 二、建立工程 添加HDL文件时可以选择creat一个新的文件也可以add一个本地已经写好的HDL代码 二、建立工程 Creat 一个新的模块，需要在对话框内添加模块名称，并且可以选择性的在下面添加主要的端口名称和属性 二、建立工程 当模块化设计完成后，如果此模块仅是一个工程中的子模块，我们需要将模块化设计的模块creat出一个HDL文件，然后添加到工程文件下面，并在顶层中调用此模块 三、建立仿真环境 在对设计好的工程进行仿真的时候可以使用vivado自带的仿真工具仿真也可以使用第三方仿真工具仿真。使用vivado自带仿真工具仿真时只需要编写测试激励就可以直接利用vivado进行仿真。当使用modelsim等第三方仿真工具仿真时，我们需要提前对xilinx的仿真库进行编译。 在vivado中编译仿真库和ISE稍有不同，ISE提供的可视化的库文件编译环境，而在vivado设计环境下，编译仿真库需要使用TCL脚本进行编译。 三、建立仿真环境 在tcl命令窗口，我们敲入help可以获得关于vivado软件操作的帮助说明。 此时我们先输入help，然后在给出的帮助主题中选择simulation主题继续查找帮助。在simulation主题下给出的帮助包括添加文件，编译仿真库和配置编译仿真文件等等多个帮助主题，我们选择编译仿真库主题。 三、建立仿真环境 输入帮助命令后，vivado将在提示栏给出详细的库文件编译命令和需要编译的所有xilinx库文件名等信息。 我们可以根据需求进行库文件编译，例如如下编译方式： compile_simlib -directory C:/Xilinx_vivado/XLX_LIB_FOR_MODELSIM/VIVADO_2014 -simulator modelsim -family zynq -family virtex7 -family kintex7 -family artix7 -library all -language all 三、建立仿真环境 在完成库文件编译后，我们就可以对modelsim的配置文件根据库文件编译的结果进行修改，将modelsim中配置文件增加xilinx库名称和库文件路径。 在编译完成仿真库后，使用vivado调用modelsim的方式进行仿真，需要在vivado软件中指定仿真工具和仿真库文件的路径。也可以自己编写脚本利用脚本启动modelsim进行仿真。 三、建立仿真环境 Vivado调用modelsim仿真时，指定仿真工具所在的路径 三、建立仿真环境 对仿真工具和仿真库文件路径进行设定 三、建立仿真环境 完成库文件编译和对vivado的设置后，可以点run simulation并选择需要的仿真方式对自己的设计代码进行仿真验证 四、为工程添加约束 1、使用xdc文件添加约束 2、使用vivado提供的约束工具添加约束 1、使用XDC文件添加约束 当所有功能模块的文件的代码编写完成后我们需要对我们的设计添加各种约束文件，约束文件包括管教约束，时序约束和区域约束。添加约束文件可以通过直接编写约束文件完成也可以利用vivado提供的添加窗口完成。 1、使用XDC文件添加约束 添加约束文件可以选择creat一个新的约束文件也可以选择添加原有约束文件 1、使用XDC文件添加约束 添加好文件后，可以打开文件进行编辑，进行时序约束、管脚约束和区域约束 2、使用软件约束工具添加约束 Vivado除为