EDA技术期末复习..docVIP

EDA技术期末复习 可编程逻辑器件（FPGA/CPLD）、软件（QuartusII）、实验开发系统、VHDL语言 名词解释： 什么是EDA技术？有什么特点？ EDA技术有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术 PLD ：可编程逻辑器件(Programable Logic Device)是允许用户编程(配置)实现所需逻辑功能的电路, 它与分立元件相比,具有速度快、容量大、功耗小和可靠性高等优点。FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、PLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点CPLD是Complex Programmable Logic Device（复杂可编程逻辑器件）的缩写，代表的是一种可编程逻辑器件，它可以在制造完成后由用户根据自己的需要定义其逻辑功能。CPLD 的特点是有一个规则的构件结构，该结构由宽输入逻辑单元组成，这种逻辑单元也叫宏单元，并且 CPLD 使用的是一个集中式逻辑互连方案。ASIC（Application Specific Intergrated Circuits）即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路逻辑综合：将电路的高级语言描述（如HDL原理图或状态图的描述）转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网标文件。 逻辑适配：将由综合器产生的网标文件针对某一具体的目标器进行逻辑映射操作，其中包括底层器件配置，逻辑分割，逻辑优化，布线与操作等，配置与指定的目标器件中，产生最终的下载文件，如JEDEC格式的文件。 功能仿真：将综合后的VHDL网标文件再送到VHDL仿真器中所进行的仿真。时序仿真：将布线器/适配器所产生的VHDL网标文件送到VHDL仿真器中所进行 的仿真。VHDL主要用于描述数字系统的结构，行为，功能和接口。包集合由程序包首和程序包体组成组成部分可以是USE语句、子程序定义、子程序体、数据类型说明子类型说明和常类说明”结尾的，由26个大小写字母、数字0~9以及下划线组成的字符串。标识符中的英语字母不分大小写 VHDL对象：常量、变量、信号，它们如何定义（格式）？各自有何不同？P128 常量的定义和设置主要是为了使设计实体中的常数更容易阅读和修改。定义形式：…ELSE…）、（WITH ….SELECT……WHEN….） 块语句； 元件例化语句； 生成语句； 组合逻辑电路设计 与门、或门、非门、与非门、或非门、编码器（8-3）、译码器（3-8）、七段显示译码器、多路选择器、加法器、奇偶校验器； 时序逻辑电路设计 时钟信号的表示（上升沿与下降沿的表示方法、复位信号描述） 触发器（D，JK）、寄存器、移位寄存器、具有异步清0的计数器（同步）（各种进制）(10,12,16,24,60,100)、分频器； （3）有限状态机描述设计（基本格式及结构）了解 掌握基本结构 （4）综合运用（根据图形写出程序或者根据程序分析其功能） 10、QuartusII软件使用 （1）设计输入有三种方式：图形、文本、波形输入等； （2）常用文件格式：QPF（Quartus工程文件）、BDF（原理图文件）、VHD（VHDL源程序文件）、VWF（仿真波形文件）、POF和SOF（编程下载文件） （3）用QurtusII设计数字系统过程（元件例化或图形法）； 11、可编程逻辑器件的基本结构： CPLD：基于与或阵列式（或乖积项）如MAX3000A系列、MAX7000S系列等 FPGA：基于查找表法（LUT）（RAM）Cyclone、CycloneII系列等 比较这两者的区别； 作业： （1）设计一个七段显示译码器； Library ieee; Use ieee.std-logic-1164.all; Entity ymq is Port(d:in integer range 0 to 9; S:out std-logic-vector(0downto6)); End entity