4DSPs硬件设计4存储器接口设计.pptVIP

BIT/TI 数字信号处理器系统硬件设计 最小DSPs系统 DSPs外部总线 DSPs存储器接口设计 DSPs输入输出接口 1、存储器的组成 2、存储器的分类 3、永久存储存储器 3、永久存储存储器 （Flash） 3、永久存储存储器 （Flash） 典型的Flash操作模式 读 字节编程 扇区擦除 块擦除 整片擦除 3、永久存储存储器 （Flash） 字节编程 4、静态随机访问存储器（SRAM） SRAM（Static Random Access Memory） 通过触发器（Flip-Flop）存储单元保存数据 数据的保存是易失性的，即需要电源的保持 SRAM的读写速度很快，容量较大，适合于作Cache和片上高速存储器 在高速数字信号处理器系统，SRAM经常作为主存储器使用。 根据访问存储器数据的时序，SRAM分为 异步静态存储器ASRAM（Asynchronous SRAM） 同步静态存储器SSRAM（Synchronous SRAM）。 4、静态随机访问存储器：ASRAM ASRAM的读时序有三种控制方式： ①地址控制方式，使能信号（CS和OE）处于有效状态，数据的输出随地址的变化而变化。 ②片选控制方式，地址和输出使能先于片选信号有效，数据的输出主要受片选信号的是否有效而控制。 ③输出使能控制方式，地址和片选信号先于输出使能信号有效，数据的输出主要受输出使能信号的是否有效而控制。 4、静态随机访问存储器：ASRAM 4、静态随机访问存储器：ASRAM ASRAM的写时序有二种控制方式： ①写使能控制方式，地址和片选信号先于写使能信号有效，数据的写入主要受输出使能信号的是否有效而控制。 ②片选控制方式，地址和写使能先于片选信号有效，数据的写入主要受片选信号的是否有效而控制。 4、静态随机访问存储器：ASRAM 4、静态随机访问存储器：SSRAM 同步时钟扩展总线操作时间 4、静态随机访问存储器：SSRAM SSRAM的结构框图 4、静态随机访问存储器：SSRAM SSRAM为了降低外部地址的提供速率，具有burst访问模式，称为SBSRAM（Synchronous Burst SRAM） SBSRAM分为 Pipeline：是指存储单元数据经寄存器锁存、一级流水延迟后输出 flow through模式是指存储单元数据旁路输出寄存器，经三态缓冲直接输出 4、SSRAM 的Pipeline模式读时序 4、SSRAM 的Pipeline写时序 5、动态随机访问存储器DRAM DRAM（Dynamic RAM） 使用MOS晶体管和电容保存数据 比SRAM有更大的存储容量 但由于电容漏电，被保存的数据会丢失，因此必须对其电路进行“刷新”，周期一般为几十毫秒。 采用阵列存储结构 行地址选通RAS（Row Address Strobe） 列地址选通CAS（Column Address Strobe） 5、DRAM：存储器结构 5、DRAM：读写时序 5、DRAM：存储器结构 提高DRAM的访问速度，DRAM采用了一些改进结构 快速页面模式FPM DRAM（fast page mode DRAM） 扩展数据输出EDO DRAM（extended data out DRAM） 同步SDRAM（synchronous DRAM） rambus DRAM等 5、DRAM：SDRAM 5、SDRAM：命令 SDRAM的操作模式较多，由命令（Command）决定的。 命令是由CS、RAS、CAS、WE、A10在时钟上升沿的状态组合确定的 基本的命令有 命令无效（Command Inhibit） 空操作（NOP） 激活（Active） 读（Read） 写（Write） Burst停止（Burst Terminate） 行或块关闭（Precharge/Deactivate）、 自动刷新（Auto Refresh） 加载模式寄存器（Load Mode Register）等 5、SDRAM：操作过程 在SDRAM被访问之前，需要对其进行初始化，并设置模式寄存器。 SDRAM加电 命令无效（command inhibit）或NOP状态 延迟 Precharge（关闭）命令 多个自动刷新周期 设置模式寄存器 5、SDRAM：读时序 6、C6201的存储器接口 DSPs接口逻辑设计 时序设计 计算‘富裕时间’tmargin 在考虑了器件手册提供的最坏情况之后，得到的时序上的一个建立或保持时间裕量 分析系统对‘富裕时间’tmargin 的需求 其要求往往随不同的系统而各异，而且和布线的情况以及负载的情况密切相关 对于一个精心设计的电路板而言，输出