3CPU子系统31概述.pptVIP

* 本章主要讨论： 运算器 控制器 数据通路结构 与外部的连接 指令的执行过程 CPU组成 CPU工作原理 第3章 CPU子系统 3.1 概 述 R0~R3 R0~R3 C D C D SP PC PSW MDR A 移位器 B ALU R2 R0 R1 M I/O CB 内总线 C R3 D MAR MDR IR PC SP PSW AB DB 控制逻辑 模型机CPU内部结构 1、运算部件 2、寄存器组 3、微命令产生部件 4、时序系统 5、CPU内部数据通路结构 3.1.1 CPU的基本组成： 由CPU内总线将这些部件连接起来，实现部件之间的信息交换。 1.运算部件 任务：对操作数进行加工处理。 基本组成如下： 输入逻辑 输出逻辑 ALU 输入逻辑 操作数 操作数 运算结果 2.寄存器组 任务：暂存控制信息和数据信息。 基本类型如下： （1）通用寄存器组 可由CPU通过程序访问，在指令中可为这组寄存器分配各自的编号，可编程访问指定编号的寄存器。 作用：提供操作数、存放运算结果，提供地址指针、基址、变址、计数器等。 构成：早期由D触发器；现在由集成的RAM构成寄存器组，一个单元作一个寄存器，有单口和双口之分。 （2）暂存器 特征：无编号，不能被CPU编程访问。 作用：用来暂存产生的中间过程数据，减少对通用寄存器的占用。 （3）指令寄存器（IR） 作用：用来存放正在执行的指令。它的输出包括操作码信息、地址信息等，是产生微命令的主要逻辑依据。通常在主存的数据寄存器和指令寄存器之间建立直传通路，以提高指令执行速度。 （4）程序计数器（PC） 用途：指示指令在存储器中的存放位置。 00FF PC 00FF 注意：取指结束后，PC内容增加，指示下一条指令地址，增加量取决于现行指令所占存储单元数。 指令1 指令2 … 内存 9.17 （5）程序状态字寄存器（PSW） 作用： 记录现行程序的运行状态和指示程序的工作方式。 特征位 也叫标志位，用来反映当前程序的执行状态。指令执行后，CPU根据执行结果设置相应特征位，它们可作为后续程序处理的依据。 进位 C 溢出 V 零位 Z 负位 N 奇偶 P 特征位，机器运行时自动设置 编程设定位 PSW中某些位或字段可以通过编程设定。它们可用于程序的调试、中断的响应、程序的工作方式等。 跟踪位 T 允许中断 I 程序优 先级 工作方 式字段 注意：IR,PC,PSW等寄存器属于控制部件，用来存放控制信息。 （6）地址寄存器（MAR） 用途：CPU访问主存时，先要找到存储单元，因此设置地址寄存器来存放被访问单元的地址。从内存中读写时，先将有效地址送入MAR。 （7）数据缓冲寄存器（MBR） 用途：存放CPU与主存之间交换的数据。无论是从主存读出的数据，还是写入主存的数据，都要经过MBR。 3.控制逻辑 任务：根据控制信息产生微命令序列，对指令功能所要求的数据传送、运算部件的运算处理等进行控制。 按产生微命令的方式，控制逻辑的控制方式可以分为两类： 组合逻辑控制方式 微程序控制方式 控制逻辑主要包括微命令产生部件及时序系统。 时序系统 时序信号：周期、节拍、脉冲等信号 产生时序信号的部件则称为时序发生器或时序系统，它们的基准信号是一个振荡器。 振荡器：一个脉冲源，经锁相环倍频后输出稳定的主脉冲，也称为时钟脉冲，为CPU提供时钟基准 时钟脉冲经过一系列计数分频，产生所需的节拍（时钟周期）信号或更长的工作周期（机器周期）信号。 4.CPU内部的数据通路结构 （1）单组内总线、分立寄存器结构 移位器 R0 Rn ALU 选择器A 选择器B R0…Rn R0…Rn 内总线 （2）单组内总线、集成寄存器结构 移位器 R0 R2 ALU 暂存器C 暂存器D 内总线 … Rn （3）多组内总线结构 双总线结构 同时由两条总线分别给ALU的两个输入端送数据，提高了效率。通用寄存器可以连接到两条总线。 三总线结构 将数据从总线2直接送到总线3 同时由两条总线分别给ALU的两个输入端送数据，运算结果可以由另一条总线送出，效率更高。 3.1.2 CPU的工作原理 1、CPU的主要功能 处理指令 执行操作 控制时间 处理数据 CPU的工作过程： 取指令 指令译码 指令执行 其他工作：如中断和DMA响应等 2、CPU的外部连接 3、输入/输出的传输控制方式 直接程序传输方式 中断传输方式 DMA传输方式 通道传输方式 CPU不仅要执行内部的信息处理和控制，还要对外部的信息传输进行控制，如主机与外