FPGA中组合电路中的毛刺与抗干扰.docVIP

FPGA的设计中，毛刺现象是影响设计效率和数字系统设计有效性和可靠性的主要因素。由于信号在FPGA的内部走线和通过逻辑单元时造成的延迟，在多路 信号变化的瞬间，组合逻辑的输出常常产生一些小的尖峰，即毛刺信号，这是由FPGA内部结构特性决定的。毛刺现象在FPGA的设计中是不可避免的，有时任 何一点毛刺就可以导致系统出错，尤其是对尖峰脉冲或脉冲边沿敏感的电路更是如此。因此，克服和解决毛刺问题对现代数字系统设计尤为重要。 一、FPGA电路中毛刺的产生 我们知道，信号在FPGA器件中通过逻辑单元连线时，一定存在延时。延时的大小不仅和连线的长短有关，还和逻辑单元的数目有关，而且也和器件的制造工艺、 工作环境等有关。因此，信号在器件中传输的时候，所需要的时间是不能精确估计的，当多路信号同时发生跳变的瞬间，就产生了“竞争冒险”。这时，往往会出现 一些不正确的尖峰信号，这些尖峰信号就是“毛刺”。另外，由于FPGA及其他的CPLD器件内部的分布电容和电感对电路中的毛刺基本没有什么过滤作用，因 此这些毛刺信号就会被“保留”并传递到下一级，从而使得毛刺问题更加突出。 可见，即使是在最简单的逻辑运算中，如果出现了多路信号同时跳变的情况，在通过内部走线之后，就一定会产生毛刺。而现在在数字电路设计及数字信号处理中的 信号往往是由时钟控制的，多数据输入的复杂运算系统，甚至每个数据都由相当多的位数组成。这时，每一级的毛刺都会对结果有严重的影响，如果是多级的设计， 那么毛刺累加后甚至会影响整个设计的可靠性和精确性。 总的来说，毛刺发生的条件就是同一时刻有多个信号输入发生改变。 二、毛刺的消除方法 1.利用冗余项法 利用冗余项消除毛刺有两种方法：代数法和卡诺图法，两者都是通过增加冗余项来消除险象，只是前者 针对于函数表达式而后者针对于真值表。以卡诺图为例，若两个卡诺图的两圆相切，其对应的电路就可能产生险象。因此，修改卡诺图，在卡诺图的两圆相切处增加 一个圆，以增加多余项来消除逻辑冒险。但该法对于计数器型产生的毛刺是无法消除的。 2.采样法 由于冒险多出现在信号发生电平跳变的时刻，即在输出信号的建立时间内会产生毛刺，而在保持时间内不会出现，因此，在输出信号的保持时间内对其进行采样，就 可以消除毛刺信号的影响，常用的采样方法有两种：一种使用一定宽度的高电平脉冲与输出相与，从而避开了毛刺信号，取得输出信号的电平值。这种方法必须保证 采样信号在合适的时间产生，并且只适用于对输出信号时序和脉冲宽度要求不严的情况。另一种更常见的方法叫锁存法，是利用D触发器的输入端D对毛刺信号不敏 感的特点，在输出信号的保持时间内，用触发器读取组合逻辑的输出信号。由于在时钟的上升沿时刻，输出端Q D，当输入的信号有毛刺时，只要不发生在时钟的 上升沿时刻，输出就不会有毛刺。这种方法类似于将异步电路转化为同步电路，实现简单，但同样会涉及时序问题。 3.吸收法 由于产生的毛刺实际上是高频窄脉冲，故增加输出滤波，在输出端接上小电容C就可以消除毛刺。但输出波形的前后将变坏，在对波形要求较严格时，应再加整形电路，该方法不宜在中间级使用。 4.输出佳D触发器 这是一种比较传统的去除毛刺的方法。原理就是用一个D触发器去读毛刺信号，利用D触发器对输入信 号的毛刺不敏感的特点，去除信号中的毛刺。这种方法在简单的逻辑电路中是常见的一种方法，尤其是对信号发生在非时钟跳变沿的毛刺信号去除效果非常的明显。 但是对于大多数的时序电路来说，毛刺信号往往发生在时钟的跳变沿，这样D触发器的效果就没有那么明显了。另外，D触发器的使用还会给系统带来一定的延时， 特别是在系统级数较多的情况下，延时也将变大，以此在使用D触发器去除毛刺的时候，一定要视情况而定，并不是所有的毛刺都可以用D触发器来消除。 5.延迟法 因为毛刺最终是由于延迟造成的，所以可以找出产生延迟的支路。对于相对延迟小的支路，加上毛刺宽度的延迟可以消除毛刺。但有时随着负载的增加，毛刺会继续 出现，而且，当温度变化，所加的电压变化或要增加逻辑门时，所加的延迟是不同的，必须重新设计延迟线，因而这种方法也是有局限性的。而且采用延迟线的方法 产生的延迟会由于环境温度的变化而使系统的可靠性变差。 6.时钟信号的灵活使用 灵活使用时钟信号的目的也是尽可能的消除竞争冒险。比如，在时钟的第一个跳变沿触发模块a，下一个跳变沿控制触发模块b，这样时钟的交替也在一定消除了竞 争冒险，从而抑制了毛刺信号。又如分别使用时钟的上升沿或者下降沿控制不同的模块。但是这些方法不适合使用在比较复杂的设计中，否则会使设计的条理非常混 乱，给以后的阅读修改带来很大的困难。因此，在选用这种方法的时候一定要慎重。 7.状态机控制 对于大型的数字电路设计，状态机是一种非常理想的选择，能使运行性能和硬件资源的占用达