10电-第3章-3.4 VHDL数据类型.pptVIP

EDA技术与FPGA应用设计 第 3 章 VHDL设计初步 孙 静 物理与机械电子工程学院 VHDL是一种强类型语言，要求设计实体中的每一个常数、信号、变量、函数以及设定的各种参量都必须具有确定的数据类型，并且只有数据类型相同的量才能互相传递和作用。 VHDL不允许不同类型的数值相互赋值或使用类型不允许的运算符进行运算。 VHDL中的数据类型：标量（整数、浮点、枚举、物理）、复合（数组、记录）、文件、存取。 VHDL中的数据类型引用方式有：预定义、自定义和类型转换等。 一、VHDL中的数据类型 一、预定义数据类型（可直接引用） 在VHDL标准程序包STANDARD中定义的，在实际使用中，已自动包含进VHDL的源文件中，因而不必通过USE语句以显式调用。 （1）布尔(BOOLEAN) 布尔数据类型实际上是一个二值枚举型数据类型，它的取值有FALSE(伪)和TRUE(真)两种。 可以进行关系运算和逻辑运算，不能用于算术运算。 布尔量常用来表示信号的状态或者总线上的情况。 例如：IF a=b 综合器用一个二进制位表示BOOLEAN型变量或信号。综合器将TRUE转变为信号量“1”，将FALSE转变为信号量“0”。 （2） 位(BIT) 位数据类型属于枚举型，取值 ‘1’或‘0’。 可以进行逻辑运算，运算结果仍是位数据类型。VHDL综合器用一个二进制位表示BIT。 例如： signal a,b,c: bit; c= a and b; （3）位矢量(BIT_VECTOR) 位矢量是基于BIT数据类型的数组。 在声明位矢量时必须注明位宽，即数组中的元素个数和排列，且元素的排列必须为自然数。 SIGNAL a: BIT_VECTOR(7 TO 0); 位矢量是用双引号括起来的一组位数据，每位取值只能是1或0 。在数据前面可加数制标记，如X（16进制）、B（2进制、默认）、O（8进制）等。 例如： Signal a:bit_vector(7 downto 0):=; （4） 字符(CHARACTER) 字符类型通常用单引号引起来，如‘A’。字符类型区分大小写，如‘B’不同于‘b’。 （5） 字符串(STRING) 非约束型字符数组，或称为字符串数组。 字符串必须用双引号标明，区分大小写。 VARIABLE STRING_VAR﹕STRING(1 TO 7); … STRING_VAR:=“A B C D”; （6）整数(INTEGER) 整数类型的数代表正整数、负整数和零。 整数在硬件电路中是用二进制表示的，但其不能被看作位矢量（枚举型），不能使用逻辑操作符。 在VHDL中，整数的取值范围是-2,147,483,647～+2,147,483,647(-231+1～231 -1)，即用32位有符号二进制数表示。 VHDL仿真器通常将INTEGER类型作为有符号数处理，而VHDL综合器则将INTEGER作为无符号数处理。 （8）实数 VHDL的实数类型类似于数学上的实数，或称浮点数，取值范围为-1.0E38～+1.0E38。 书写时一定要有小数。 仅能在VHDL仿真器中使用，VHDL综合器不支持实数，因为实数类型的实现相当复杂，目前在电路规模上难以承受。 实数常量的书写方式举例如下： 65971.333333 --十进制浮点数 8#43.6#E+4 --八进制浮点数 43.6E-4 --十进制浮点数 【标准数据类型小结】 （1） 标准逻辑位STD_LOGIC【参考 P69】 STD_LOGIC数据类型的定义如下所示： 在编程时需要注意考虑其多值性。 SIGNAL sig：STD_LOGIC:=?Z; --定义“sig”为“STD_LOGIC”类型的信号，并赋初值‘Z’ VHDL综合工具配带的扩展程序包中，定义了一些有用的类型。 如Synopsys公司在IEEE库中加入的程序包STD_LOGIC_ARITH中定义了如下的数据类型：无符号型(UNSIGNED)、有符号型(SIGNED)和小整型(SMALL_INT)。 NUMERIC_STD程序包和NUMERIC_BIT程序包中也分别定义了针对STD_LOGIC型和BIT型的UNSIGNED、SIGNED数据类型。 使用这些数据类型时，必须首先打开相应的程序包。 (1) 无符号数据类型(UNSIGNED TYPE) UNSIGNED数据类型代表一个无符号的数值，在综合器中，这个数值被解释为一个二进