第11章淀积.ppt

集成电路工艺 第一章 半导体产业介绍 集成电路工艺 第11章淀积 概 述 薄膜淀积是芯片加工过程中一个至关重要的工艺步骤，通过淀积工艺可以在硅片上生长导各种导电薄膜层和绝缘薄膜层。 各种不同类型的薄膜淀积到硅片上，在某些情况下，这些薄膜成为器件结构中的一个完整部分，另外一些薄膜则充当了工艺过程中的牺牲品，并且在后续的工艺中被去掉。 重点讨论SiO2和Si3N4等绝缘材料薄膜以及多晶硅的淀积。金属和金属化合物薄膜的淀积将在第12章中介绍。 目 标 通过本章的学习，将能够： 1. 描述出多层金属化。叙述并解释薄膜生长的三个阶段。 2. 提供对不同薄膜淀积技术的慨况。 3. 列举并描述化学气相淀积（CVD）反应的8个基本步骤，包括不同类型的化学反应。 4. 描述CVD反应如何受限制，解释反应动力学以及CVD薄膜掺杂的效应。 5. 描述不同类型的CVD淀积系统，解释设备的功能。讨论某种特定工具对薄膜应用的优点和局限。 6. 解释绝缘材料对芯片制造技术的重要性，给出应用的例子。 7. 讨论外延技术和三种不同的外延淀积方法。 8. 解释旋涂绝缘介质。 提纲 11.1 引言 11.2 膜淀积 11.3 化学气相淀积 11.4 CVD淀积系统 11.5 介质及其性能 11.6 旋涂绝缘介质 11.7 外延 11.8 CVD质量测量 11.9 CVD检查及故障排除 11.1 引言 多层金属化 金属层通过在绝缘介质层上开的通孔来连接。 增加金属层的代价很高。在CMOS工艺中增加一层金属会增加大约15％的硅片制造成本。 在硅片制造中引入金属层使得工艺更为复杂，因此必须减少缺陷以保证芯片成品率不受影响。 芯片设计者在成本、复杂度、性能之间折中考虑，来决定采用金属层。 ULSI硅片上的多层金属化 芯片中的金属层 金属层 铝金属化使用铝合金作为互连线。 工业界正在向铜金属化过渡，以增加芯片速度并减少工艺步骤。 关键层(Critical layers) 关键层(Critical layers)是指那些线条宽度被刻蚀为器件特征尺寸(CD)的金属层。对于ULSI，特征尺寸的范围一般为：形成栅的多晶硅、氧结构以及距离硅片表面最近的金属层。 关键层对于颗粒杂质（致命缺陷）很敏感，在小尺寸情况下，可靠性问题（如电迁移）会更加显著。 非关键层 非关键层(Noncritical layers)指处于上部的金属层，有更大的线宽。 对于颗粒沾污不够敏感。 处于上部的非关键层的长导线长度等因素会影响芯片的速度和功耗。 介质层－ ILD-1 介于硅上有源器件和第一层金属之间的电绝缘层称为第一层层间介质(first interlayer dielectric, ILD-1)。这一层也称为金属前绝缘层(premetal dielectric, PMD)。 ILD-1层的作用：电学上， ILD-1层隔离晶体管器件和互连金属层；物理上， ILD-1层隔离晶体管器件和可移动粒子等杂质源。 介质层－ ILD 层间介质(InterLayer Dielectric, ILD)应用于器件中不同的金属层之间。 ILD充当两层导电金属或者相邻金属线条之间的隔离膜。 ILD采用介电常数为3.9~4.0的SiO2材料。 隔离膜的介电常数是一个重要指标，直接影响到电路的速度和性能。 11.2 膜淀积 何为薄膜？ 薄膜淀积 半导体制造中的薄膜淀积是指任何在硅片衬底上物理淀积一层膜的工艺。 所淀积的薄膜可以是导体、绝缘材料或者半导体材料。比如二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅以及金属（Cu、W）。 薄膜特性 好的台阶覆盖能力 填充高的深宽比间隙的能力 好的厚度均匀性 高纯度和高密度 受控制的化学剂量 高度的结构完整性和低的膜应力 好的电学特性 对衬底材料或下层膜好的黏附性 膜对台阶的覆盖(Film Step Coverage) 要求膜在硅片表面上厚度一致，但由于硅片表面台阶的存在，如果淀积的膜在台阶上过度的变薄，就容易导致高的膜应力、电短路或在器件中产生不希望的诱生电荷。 膜的应力要尽可能小，因为应力会导致衬底发生凸起或凹陷的变形。 高深宽比间隙(High Aspect Ratio Gaps) 深宽比定义为间隙的深度和宽度的比值。用来描述小间隙（槽或孔）。 高的深宽比间隙 对于穿过层间介质(ILD)的通孔，以及用来进行浅槽隔离(STI)的槽等，都需要进行有效间隙填充。 高的深宽比大于3:1 高深宽比的间隙使得难于淀积形成厚度均匀的膜，并且会产生夹断(pinch-off)和空洞。 高的深宽比间隙 LIGA技术得到的高深宽比结构 厚度均匀性(Thickness Uniformity) 材料的电阻随薄膜厚度的变化而变化，因此薄膜厚度要均匀。 膜层越薄就会有更多的缺陷，如针孔，