数字电路设计CH54.ppt

* 5.4 顺序脉冲发生器、 三态逻辑和微机总线接口 5.4.1 顺序脉冲发生器 顺序脉冲 分类 计数型 移位型 一、计数型顺序脉冲发生器 (一) 由四进制计数器( JK 触发器) 和译码器构成 Y0 CP 1J 1K C1 FF0 1J 1K C1 FF1 1 1 RD RD 1 CR Y1 Y2 Y3 CP Q0 Q1 Y0 Y1 Y2 Y3 (二) 由 D 触发器和译码器构成 C1 1D Q0 Q0 RD C1 1D Q1 Q1 FF0 FF1 =1 CP CR RD 1 1 1 Y0 Y1 Y2 Y3 结果与前同 防止竞争冒险 二、移动位型顺序脉冲发生器 C1 1D Q0 C1 1D Q1 C1 1D Q2 C1 1D Q3 FF0 FF1 FF2 FF3 CP CR R R R R 1 状态图同环型计数器，能自启动，只有 4 个有效状态，但不需译码器。 (一) 由环型计数器构成 CP Q0 Q1 Q2 Q3 (二) 由扭环型计数器构成（略） 三、用 MSI 构成顺序脉冲发生器 D0 D1 D2 D3 LD CR CTT CTP Q0 Q1 Q2 Q3 CO 74LS163 74LS138 STA STB STC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1D 2D 3D 4D 5D 6D 7D 8D CP 1 74LS374 EN 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q 3位二进制计数 译码 缓冲 寄存 5.4.2 三态逻辑和微机总线接口 一、总线结构 总线是多条数据线或地址线控制信号线的简称。 (一) 总线表示方法 公用导线 设备 1 设备 2 总线 设备 1 设备 2 (二) 设备性质与总线 双向设备 可读出,可写入 输出设备 只“读出” 总 线 输入设备 只“写入” (三) 常用器件与总线的连接 1. 两个以上TTL(CMOS)器件输出端不能与同一根总线连接; 2. OC门和 OD门 可以输出端并联(线)后连接总线; 3. 三态逻辑器件的输出端可以连接同一根总线; 二、三态器件和总线设计 (一) 三态器件 三态: 高电平、低电平、高阻态 三态缓冲器的逻辑符号 曾用 国标 美国 原码输出高电平使能 EN 1 原码输出低电平使能 EN 1 反码输出高电平使能 EN 1 反码输出低电平使能 EN 1 *