数字电子技术试卷上海应用技术学院.docVIP

上海应用技术学院2007 —2008 学年第 1 学期 《 数字电子技术 》期（末）（B）试卷 课程代码: B2031151 学分: 3.5 考试时间: 100 分钟 课程序号: 2058 2043 班级： 学号： 姓名: 我已阅读了有关的考试规定和纪律要求，愿意在考试中遵守《考场规则》，如有违反将愿接受相应的处理。 题 号 一 二 三 四 五 六 七 八 九 十 总 分 应得分 20 10 10 16 10 12 12 10 100 实得分 试卷共 7 页，请先查看试卷有无缺页，然后答题。 一、填空，则其反函数= 。 2、（47）10 =（ ）2 = （ ）8421 BCD 。 3、译码器、计数器、寄存器、数值比较器和D锁存器中，属于组合逻辑电路的有 。 4、对于优先编码器，当几个输入信号同时出现时，将只对其中 进行编码。 5、下图所示CMOS门电路中，G是 门，Y= 电平。 6、锁存器是一种对 敏感的存储单元电路，而触发器是一种对 敏感的存储单元电路。 7、74LS194移位寄存器有五种操作模式，包括清零 、 、 、 、 。 8、设脉冲幅度为Vm，则脉冲宽度指：从脉冲前沿到达　　　起，到脉冲后沿到达　　　为止的一段时间。 9、256K4的 ROM，其容量是 ，至少需要 根地址线，4 根数据线。 10、A/D转换一般要经过 、 、 、 几个过程。 二、用卡诺图法化简函数（10分） （1） （2）+ 三、求下列TTL电路中的 Y1～Y5。（10分） 四、设计一位全加器。（共16分） 列出全加器的真制表，设输入为A，B，Ci为进位输入,S为加法和，Cout为进位输出； 写出S,Cout的逻辑表达式，并化成最简与或式； 利用与非门实现全加器功能； 利用3/8线译码器74LS138实现全加器功能。 74LS138的引脚图和功能表如下： 输 入 输 出 S1 + A2 A1 A0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 × × × × 1 1 1 1 1 1 1 1 × 1 × × × 1 1 1 1 1 1 1 1 五、Q1和Q2分别为JK触发器和T触发器的输出，写出触发器的特性方程。对应如图所示的A，B和CLK波形，画出Q1和Q2的波形（假设Q的初始状态为0）。（10分） 六、分析图示同步时序电路 写出驱动方程、状态方程和输出方程； 画状态表和状态转换图。（12分） 七、试用4位二进制计数器74161接成12进制计数器，要求： 分别采用反馈清零法和反馈置数法实现，画出逻辑接线图（可适当添加门电路）； 画出状态转换图。（12分） （74161功能表如图所示） 清零 预置 使能 时钟 预置数据输入 输出 RD LD EP ET CP A B C D QA QB QC QD 0 X X X X X X X X 0 0 0 0 1 0 X X A B C D A B C D 1 1 0 X X X X X X 保 持 1 1 X 0 X X X X X 保 持 1 1 1 1 X X X X 计 数