9时序电路分析设计.pptVIP

2、扭环形计数器 状态图 即将FFn-1的输出Qn-1接到FF0的输入端D0。 本节小结： 　　寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。 　　寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。 　　寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。 记忆输入脉冲个数的电路称为计数器。 计数器 二进制计数器 计数长度N 2n 十进制计数器 N进制计数器 N≠2n 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ 9.4 计数器 异步二进制加法计数器 由于3个锁存器都接成了T＇锁存器，所以最低位锁存器F0每来一个时钟下降沿（即CP由1变0）时翻转一次，而其他两个锁存器是在其相邻低位锁存器的输出端Q由1变0时翻转，即F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。 一、 二进制计数器 波形图 F0每输入一个时钟脉冲翻转一次。 F1在Q0由1变0时翻转。 F2在Q1由1变0时翻转。 二分频 四分频 八分频 状态000开始，每来一个计数脉冲，计数器中的数值加1，输入8个计数脉冲时，就计满归零，所以作为整体，该电路可称为八 23 进制计数器。 锁存器的状态只能依次翻转，并不同步，这种计数器称为异步计数器。 状态表 选用4个CP下降沿锁存的JK锁存器，分别用FF0、FF1、FF2 、FF3表示。 二、 十进制计数器 状态图 输出方程： 时钟方程： 1、十进制同步加法计数器 状态方程 电路图 比较，得驱动方程： 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 2、十进制同步减法计数器 选用4个CP下降沿锁存的JK锁存器，分别用FF0、FF1、FF2 、FF3表示。 状态图 输出方程： 时钟方程： 状态方程 次态卡诺图 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 电路图 比较，得驱动方程： 例：分析图示计数器为几进制计数器。 三、N进制计数器（逢非2n个脉冲归零） 状态方程： 列状态表的过程如下：首先假设计数器的初始状态000，然后根据在CP计数脉冲锁存下各锁存器的状态。在第1个CP计数脉冲锁存下状态为001，反复判断，直到第5个CP脉冲时计数器的状态又回到000。即5个计数脉冲计数器状态重复一次，所以该计数器为五进制计数器。 用同步（CR 0条件下，输入一个CP信号后各锁存器才能清零）或异步（直接CR 0即可清零）清零端或置数端归零构成N进置计数器 均采用同步方式的有74LS163； 均采用异步方式的有74LS193、74LS197、74LS192； 清零采用异步方式、置数采用同步方式的有74LS161、74LS160； 只具有异步清零功能，如CC4520、74LS190、74LS191。 四、集成计数器的应用 4位集成二进制同步加法计数器74LS161 ①CR 0 无条件异步清零 ②CR 1、LD 0 CP上沿作用下，同步置数 ③CR LD CPT CPP 1时， CP上沿同步作用下,按照4位自然二进制码进行计数。 ④CR LD 1且CPT·CPP 0时，计数器状态保持不变。 ⑤CO＝CPTQ3Q2Q1Q0。CO 1, —进位。 * 9.2.1 时序逻辑电路概述 1、时序电路的特点 在任何时刻的输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 9.2 时序逻辑电路的分析与设计 2、时序电路逻辑功能的表示方法 功能可用逻辑表达式、状态表、卡诺图、状态转换图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 逻辑表达式有： 输出方程 状态方程 激励方程 3、时序电路的分类 （1） 根据时钟分类 同步时序电路中，各个锁存器的时钟脉冲相同，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，电路中没有统一的时钟脉冲，电路状态改变时，锁存器的翻转有先有后，异步进行。 （2）根据输出分类 米里型（Mealy）：输出不仅与现态有关，还与当前的输入有关。 摩尔型（Moore）：输出仅与电路的现态有关，与当前的输入无关；或者直接以电路的状态作为输出。 电路图 时钟方