ch.3 逻辑门电路.pptVIP

0 1V 1V 当控制端为高电平“1”时，输出 Y处于开路状态，也称为高阻状态。 1 悬空 T3 T4 截止 截止 导通 控制端高电平有效的三态门 控制端低电平有效的三态门 用“▽”表示输出为三态。 高电平1有效 低电平0有效 2.逻辑符号 逻辑符号 名 称 输出表达式 常用三态门的图形符号和输出逻辑表达式 Y= 高阻 （EN=0 时） A （EN=1 时） Y= A （EN= 0 时） 高阻 （EN= 1 时） Y= 高阻 （EN= 0 时） AB （EN=1 时） Y= 高阻 （EN= 1 时） AB （EN=0 时） 三态非门 （1 控制有效） 1 EN EN A Y 1 EN EN A Y EN EN A Y B EN EN A Y B 三态非门 （0 控制有效） 三态与非门 （1 控制有效） 三态与非门 （0 控制有效） （1）实现总线传输 1 工作 Y=A 传输结果 EN G1 G2 0 B=Y 高阻 工作 高阻 可实现用一条总线分时传送几个不同的数据或控制信号。 (2) 实现数据的双向传输 总线 A1 B1 EN1 A2 B2 EN2 A3 B3 EN3 “1” “0” “0” 1 EN A G1 1 EN B G2 总 线 Y 1 0 Y 3．三态门的主要应用 (3) 多路开关 G1工作，G2高阻 G2工作，G1高阻 练习： 1、三态输出与非门电路如图所示，已知其输出端F=0，则其输入端A、B、EN的状态分别为（　　　） 2、已知两个输入端A、B的波形，试画出输出F1、F2的波形。 A B A F2 B =1 A B EN F EN A F1 B ≥1 3.3 ECL门电路 1. 电路 =[VE-(-VEE)]/Re?10mA 0.5V 0.5V 0.3V 1）. 输入端A、B都接低电平0时 2. 工作原理 =[VE-(-VEE)]/Re?10.6mA 0.8V 1.5V 2）. 输入端A、B中有一个接高电平1时 可见，对C1： 有“1”出“0”，全“0”为“1”. 对C3： 有“1”出“1”，全“0”为“0”. 3.4 CMOS门电路  D S G S D G +UDD A Y T2 T1 PMOS管 NMOS管 CMOS 管 负载管 驱动管 (互补对称管) A Y 1 Y = A 1.CMOS“非”门电路 A B T3 T1 T4 T2 +UDD Y 2.CMOS“与非”门电路 A Y B B T1 T3 T2 T4 A Y +UDD 3.CMOS“或非”门电路 A Y B ≥1 (1) 静态功耗低（每门只有0.01mW, TTL每门10mW) (2) 抗干扰能力强 (3) 扇出系数大， IOH(max)≈IOL(max), 故CMOS驱动负载时既可以选拉电流方式，也可选灌电流方式。 (4) 允许电源电压范围宽 ( 3 ~ 18V ) (1) 速度快 (2) 抗干扰能力较强 (3) 输出的负载电流IOH(max) IOL(max), 带负载能力较强。 3.5 数字集成电路使用中应注意的问题 1. 电源电压（VCC）应满足在标准值5V+10%的范围内。 2. TTL电路的输出端所接负载，不能超过规定的扇出系数,输出端不允许直接接电源、地及并接使用。 3. TTL门驱动较大负载时，应选用灌电流方式 (∵ IOH(max) IOL(max)）。 一、 TTL集成门电路使用注意事项 4. TTL电路输入端悬空表示输入为高电平; TTL电路输入端接地表示输入为低电平。 5. TTL门输入端通过电阻接地或接低电平时， 当 R≤680Ω时，其输入端相当于“0”， 当R≥4.7kΩ时，其输入端相当于“1”. 6. 注意TTL门多余输入端的处理方法。 (b) 通过R接电源 （c） 与使用输入端并联 (a) 接电源 例1：与门、与非门多余输入端的三种处理方法 (b) 通过R接地 （c）与使用输入端并联 (a) 接地 例2：或门、或非门多余输入端的三种处理方法 例3：指出下列TTL门电路的输出状态 0 高阻 0 1 二、 CMOS集成电路使用注意事项 TTL电路的使用注意事项， 一般对CMOS电路也适用。 因CMOS电路容易产生栅极击穿问题，所以要特别注意以下几点： 1. 避免静电损失。 存放CMOS电路不能用塑料袋，要用金属将管脚短接起来或用金属盒屏蔽。工作台应当用金属材料覆盖并应良好接地。焊接时，电烙铁壳应接地。 2. 多余输入端的处理方法。 CMOS电路的输入阻抗高，易受外界干扰的影响，所以CMOS电路的多余输入端