60秒正逆计时器设计要点.docVIP

基础工程设计(论文)说明书 题 目： 60秒计数器设计 院 （系）： 电子工程与自动化学院 专 业： 测控技术与仪器 学生姓名： 学 号： 指导教师： 2014年3月7日 1． 设计任务与设计要求 3 2. 设计方案 3 2.1设计原理 3 2.2设计思路 4 2.3集成电路及元件选择 4 3. 实现电路功能方案 4 3.1脉冲发生电路实现方案 4 3.1.1基本原理 4 3.1.2有关参数及计算 5 3.2加/减计数器控制电路实现方案 5 3.3可逆计数器实现方案 7 3.4译码显示单元电路设计方案 9 3.4.1译码电路设计 9 3.4.2译码器74LS48 9 3.4.3显示器CAI5101AH 11 3.4.4译码显示电路 12 3.6清零功能实现方案 13 3.7报警电路设计实现方案 14 3.8总设计方案 15 4. Proteus仿真 15 5. 制板与调试 16 5.1DXP注意事项 16 5.2PCB板制作流程 16 5.3注意事项 17 5.4调试过程与分析 17 附录一 18 附录二 19 设计任务与设计要求 设计要求： 1）用两位数码管显示计时时间，间隔为1S； 2）具有按键或开关控制计时器清零、启动和暂停/连续功能； 3）具有按键或开关控制计时器正计时与倒计时切换功能； 4）计时器递减到零或最大值时，数码显示器不能灭灯，同时进行光电报警； 选作：具有声音报警功能 设计方案 2.1设计原理 1）环境：利用多功能虚拟软见ISIS 进行电路的制作﹑调试，并生成文件。 2）主要元器件： 74LS192（2个）74LS48（2个）555（1个）74LS138（1个） 3）设计原理：60秒计时器的总体方案框图如图1所示，它包括秒脉冲发生器、计数器、译码显示电路、控制电路四个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成60秒计时功能，控制电路完成计数器的清零、启动、暂停、正逆转换、译码显示电路的显示功能。 60秒计时器程序框图 2.2设计思路 因为74LS19210进制计数器，给输入端CPU输入脉冲信号就进行加法计数。给输入端CPD输入脉冲信号就进行减法计算。 通过选择器74LS138来实现 2.3集成电路及元件选择 1）“脉冲信号产生电路”采用555。? 2）“加/减计数控制电路”采用一片数据分配器74LS138。? 3）集成计数器采用74LS192。 4）“显示译码电路”采用74LS48。 ?LED数码管采用共阴极数码管。 实现电路功能方案 3.1脉冲发生电路实现方案 3.1.1基本原理 脉冲发生电路采用555定时器组成的多谐振荡器振荡产生周期为1s的矩形脉冲，从而为计数器提供触发信号。其中，可以通过R1，R2，C来控制充放电的时间。本实验采用电阻R1(100K电阻)、R2?(50K电位器?方便实际电路中调整波形)、和电容C(10uf).其仿真图如图3.1所示。 图3-1多谐振荡器电路图 图3-2?74LS138的引脚排列图? ? 表3-1?74LS138的真值表? 由74LS138构成的加/减计数控制电路如图3-3所示。 当开关接到高电平时，A=1，此时Y1输出脉冲信号，如果Y1连接着74LS192的CPD端，此时计数器就能进行减法计数功能。 当开关接到低电平时，A=0，此时Y0输出脉冲信号，如果Y0连接着74LS192的CPU端，此时计数器就能进行加法计数功能。 3.3可逆计数器实现方案 计数单元电路主要由十进制计数器74LS192构成。74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列图如图3-4所示。? 图3-4?74LS192的引脚排列图 图中：为置数端，CPU为加计数端，CPD为减计数端，TCU为非同步进位输出端，?TCD为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。 其功能表如表3-2所示。 表3-2?74LS192的功能表? 用74LS192结合由74LS138组成的加/减控制电路，再加上一个单刀双掷开关就构成了60进制加/减/加减可逆计数器的计数单元电路，如图3-5所示。 图3-5?计数单元电路原理图 SW1拨到接地端时，A=0，给74LS192一个加计数的脉冲，把60的信号通过与非门引出，与脉冲信号相与，得到一个持续的高电平，停止计时。SW1拨到VCC端时，A=1，给74LS192一个减计数的脉冲，当减到