毕业论文（设计）基于Verilog的UART模块的设计电子设计说明书.docVIP

电子课程设计 实践报告 题 目：基于Verilog的UART模块的设计 班 级： 信科07-4班 学 号： 姓 名： 姚万华 指导教师： 孙统风 中国矿业大学计算机学院 2010-6-2 摘 要 UART(即 Universal Asynchronous Receiver Transmitter通用异步收发器)是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。通过应用 EDA技术,基于 CPLD/ FPGA器件设计与实现 UART的波特率产生器、UART发送器和接收器及其整合电路,目的是熟练运用 Verilog HD语言,掌握 CPLD芯片的使用。波特率发生器、接收器和发送器是UART的三个核心功能模块，利用Verilog HDL语言对这三个功能模块进行描述并加以整合，通过MaxPlusII10.01仿真，用串口调试助手进行验证，其结果完全符合UART协议的要求和预期的结果。 关键词：UART；串行通讯；Verilog—HDL；CPLD；仿真 目 录 第1章 课题概述 3 1.1 课题背景 2 1.2 课题目的与意义 2 1.3 报告组织结构 2 第2章 相关理论与技术 3 2.1 UART相关内容简介 3 2.1.1复杂可编程逻辑器件CPLD简介 3 2.1.2 RS-232介绍 3 2.1.3 Verilog?HDL简介 6 2.2 UART协议介绍 6 2.3 　硬件结构设计 8 2.4软件设计 9 第3章 课题详细设计与实现 9 3.1UART的整体设计 9 3.2 波特率发生器 11 3.2.波特率的分频因子的计算 11 3.3 接收模块设计 13 3.3.1接收模块原理 13 3.3.2接收模块的源程序 14 3.4 发送模块设计 5 3.4.1发送模块设计原理 5 3.4.2发送模块源程序 6 3.5功能的测试 11 结 论 11 参考文献 12 第1章 课题概述 1.1 课题背景 UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议，在实际工业生产中有时并不使用UART的全部功能。只需将其核心功能集成即可。波特率发生器、接收器和发送器是UART的三个核心功能模块，利用Vefilog-HDL语言对这三个功能模块进行描述并加以整合UART（即Universal AsynchronousReceiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。串行外设用到RS232-C异步串行接口，一般采用专用的集成电路即UART实现。如8250、8251、NS16450等芯片都是常见的UART器件，这类芯片已经相当复杂，有的含有许多辅助的模块（如FIFO），有时我们不需要使用完整的UART的功能和这些辅助功能。或者设计上用到了FPGA/CPLD器件，那么我们就可以将所需要的UART功能集成到FPGA内部。使用VHDL或Veriolog -HDL将UART的核心功能集成，从而使整个设计更加紧凑、稳定且可靠。本文应用EDA技术，基于FPGA/CPLD器件设计与实现UART。 1.2 课题目的与意义 实际应用上，有时我们不需要使用完整的UART的功能和这些辅助功能。使用Verilog-HDL将所需要的UART的核心功能集成到FPGA／CPLD内部，就可以实现紧凑、稳定且可靠的UART数据传输。 （1）接口的电气特性:在RS-232C中任何一条信号线的电压均为负逻辑关系。即：逻辑“1”，-5— -15V；逻辑“0” +5— +15V 。噪声容限为2V。即要求接收器能识别低至+3V的信号作为逻辑“0”，高到-3V的信号作为逻辑“1” (2) 接口的物理结构: RS-232-C接口连接器一般使用型号为DB25的25芯插头座,通常插头在DCE端,插座在DTE端. 一些设备与PC机连接的RS-232C接口,因为不使用对方的传送控制信号,只需三条接口线,即“发送数据”、“接收数据”和“信号地”。所以采用DB-9的9芯插头座，传输线采用屏蔽双绞线。 (3) 传输电缆长度由RS-232C标准规定在码元畸变小于4%的情况下，传输电缆长度应为50英尺.其实在一般应用中,传输距离小于50m,最大传输速率为20kbps. 由于RS-232-C接