毕业论文（设计）基于verilog的数字频率计代码仿真和报告说明书.docVIP

基于FPGA的数字系统设计 数字频率计 设计报告 学 号： 2905202002 姓 名： 蔡 涛 专 业： 电子科学与技术（物理电子） 指导老师 李希老师 实验室： 211楼303 设计时间： 2012. 2.21 ——2012. 3. 19 关键字： 频率计，计数器，分频器，译码显示，时基信号，阀门，门控电路，锁存器，扫描显示,verilog HDL . Frequency counter， Counter，Divider，Decoder display， Time base signal，The valve，Gating circuit，Latch，Scan shows, verilog HDL . 摘要： 频率测量范围为10Hz～10MHz，用6只数码管以kHz为单位显示测量结果；有三个带锁按键开关(任何时候都只会有一个被按下)用来选择1S、0.1S和0.01S三个闸门时间中的一个；有一个按钮开关用来使频率计复位；有两只LED，一只用来显示闸门的开与闭，另一只当计数器溢出时做溢出指示。 目 录 一．实验名称，地点，仪器及任务要求..................1页 二．对设计语言--verilog HDL的简单介绍.............. 2页 三．实验原理以及原理框图............................3页 四. 分频器模块代码和仿真............................4页 五．门控电路代码和仿真..............................5页 六．计数器代码和仿真................................7页 七．锁存以及译码显示代码和仿真.....................11页 八．顶层电路代码和仿真电路图.......................15页 九. 实验误差分析，实验总结和体验...................17页 一、实验名称 数字频率计的设计 二、实验地点 211楼303 三、实验目的和任务 (1) 了解数字电路设计的基本特点 (2) 了解数字频率计电路的基本原理 (3) 基本掌握 ISE 软件的使用（设计输入、仿真、实现） (4) 了解可编程逻辑器件（ FPGA ）的一般情况 (5) 基本掌握 HDL 的使用 四、实验内容 (1) 设计出符合设计要求的解决方案 (2) 设计出单元电路 (3) 利用 EDA 软件对各单元电路及整体电路进行仿真 (4)利用 EDA 软件在 ELB 电子课程设计实验板实现设计 (5) 观察实验结果 五、项目需用仪器设备名称以及所需主要元器件 PC 机、EDA教学实验系统一台,带有（SPARTAN -3A XC3S200A芯片 ,LED 管 , 七段数码管 等）的实验板一块 , 跳线、下载电缆一根,函数发生器。 六、实验任务与要求 频率测量范围为10Hz～10MHz，用6只数码管以kHz为单位显示测量结果；有三个带锁按键开关(任何时候都只会有一个被按下)用来选择1S、0.1S和0.01S三个闸门时间中的一个；有一个按钮开关用来使频率计复位；有两只LED，一只用来显示闸门的开与闭，另一只当计数器溢出时做溢出指示。 数字频率计的相关技术指标如下： 1、位数:测量频率通过LED数码管为六位十进制数显示。 2、测试频率范围为：10HZ-10MHZ。 3over。 4、需要有闸门标志gate。 5、显示工作方式：a、用BCD七段共阳极数码管显示读数，只有在读数不发生跳变时才是正确的结果。b、采用记忆显示方法，即在一次测试结束时，显示测试结果，此显示值一直保留到下次测量显示数到来，才将上次显示更新。用第二次测试结果，更新显示值。 6、要求被测输入信号应是符合数字电路要求的脉冲波。 七、verilog设计环境介绍 Verilog Verilog HDL是目前应用最为广泛的硬件描述语言．Verilog HDL可以用来进行各种层次的逻辑设计，也可以进的逻辑综合，验证和时序分析等。 　　Verilog HDL适合级，寄存器级，级，开关级、级和级等各个层次的设计和描述． 　　 进行设计最大的优点是其无关性．这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的条件，即可设计出实际电路． 　　 L是一种硬件描述语言(hardware description