第10章基于ARM微处理器的硬件系统设计要点分析.pptVIP

SDRAM特征 在SDRAM内部一般要将存储芯片的存储单元分成两个以上的体(bank)。最少两个，目前一般做到4个。这样一来，当对SDRAM进行读/写时，选中的一个体(bank)在进行读/写时，另外没有被选中的体(bank)便可以预充电，做必要的准备工作。当下一个时钟周期选中它读或写时，它可以立即响应，不必再做准备。这显然能够提高SDRAM的读/写速度。而标准DRAM 在读/写时，当一个读/写周期结束后，RAS和CAS都必须停止激活，然后要有一个短暂的预充电期才能进入到下一次的读/写周期中，其速度显然会很慢。标准的DRAM可以看成内部只有一个体的SDRAM。 为了实现内部的多体并使它们能有效地工作，SDRAM就需要增加对于多个体的管理，这样就可以控制其中的体(bank)进行预充电，并且在需要使用的时候随时调用。一个具有两个体(bank)的SDRAM一般会多一条叫做BA0的引脚，实现在两个bank之间的选择：一般地，当BA0是低电平时，表示Bank0被选择；而当BA0是高电平时，Bank1就会被选中。显然，若芯片内有4个体(bank)时，就需要两条引线来选择，通常就是BA0和BA1。 典型SDRAM芯片引线功能定义 A0～A12：地址输入引线，当执行ACTIVE命令和READ/WRITE命令时，用来决定使用bank内的哪个基本存储单元。 CLK：时钟信号输入引线。 CKE：时钟允许引线，高电平有效。当这个引脚处于低电平期间，提供给所有bank预充电和刷新的操作。 nCS：片选信号引线，用SDRAM 构成的内存条一般都是多存储芯片架构，这个引脚就用于选择进行存取操作的芯片。 nRAS：行地址选通信号线。 nCAS：列地址选通信号线。 BA0、BA1：bank地址输入信号线。BA信号决定了激活哪一个bank进行读/写或者预充电操作。BA也用于定义Mode寄存器中的相关数据。有两个BA信号就表明芯片内部有4个体。 DQML、DQMH：主要用于屏蔽输入/输出，功能相当于OE(输出允许)信号。它们分别用于屏蔽D0～D7和D8～D15。 VDDQ：DQ供电引脚，可以提高抗干扰强度。 VSSQ：DQ供电接地引脚。 VSS：内存芯片供电接地引脚。 VDD：内存芯片供电引脚，提供＋3.3±0.3 V电源 寄存器GPGDAT和GPGUP宽度均为16位，各引脚按其编号与相应的寄存器位对应。 GPGDAT中存放的即为需要输出的数据，根据硬件电路连接图可知，要将第4引脚LED点亮，则对应的引脚应输出低电平，所以寄存器GPGDAT中的[7:4]位应设置为二进制值1110。 本例中端口为输出功能，因此寄存器GPGUP中对应各位均设置为1，将上拉电阻断开。 上拉、下拉电阻的作用：当GPIO引脚处于第三态（既不是输出高电平，也不是输出低电平，而是呈高阻，即相当于没有连接芯片）时，它的电平状态由上拉、下拉电阻决定。 上拉，就是指高电平；所谓下拉，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号 GPGCON EQU 0GPGDAT EQU 0GPUP EQU 0；配置GPGCON寄存器，设置相关引脚为输出功能 LDR R0, =GPGCON LDR R1, [R0] ;把R0指定内存地址内容转载到R1中 BIC R1, R1, #0x0000FF00 ORR R1, R1, #0 STR R1, [R0] ;把R1的值存储到R0指定的内存地址中 ；配置GPGUP寄存器，断开各上拉电阻 LDR R0, =GPGUP LDR R1, [R0] ORR R1, R1, #0x00F0 STR R1, [R0] ；输出驱动数据，点亮GPG4引脚对应的LED LDR R2, =GPGDAT LDR R3, [R2] ORR R3, R3, #0x00F0 BIC R3, R3, #0x0010 STR R3, [R2] 配置控制寄存器内容的方法：读-修改-写 使用GPIO的问题： 按键或LED数量较大时，由于处理器GPIO数量有限，无法满足硬件电路设计需求； 采用GPIO的驱动方式需要CPU执行软件来完成相应的功能，需占用大量的处理器时间，在多任务系统中很难满足实时性要求。 采用专用的控制芯片来驱动键盘及数码管 直接驱动数码管/同时扫描管理多个按键/内含有显示译码器 有多种控制指令，如消隐、闪烁、左移、右移、段寻址等。 通常采用I2C等串行总线与系统连接 专用控制芯片 在嵌入式系统