基于FPGA的DDS便携式信号源设计开题答辩要点详解.ppt

* * * * DDS便携式信号源设计 指导导师： 答辩者： 学号： 报告提纲 一、选题背景 二、设计的基本内容 三、设计框图及流程图 四、研究平台 五、预期目标 六、进度安排 七、参考文献 一、选题的背景 FPGA（Field Programmable Gate Array） 现场可编程门阵列——凭借其强大功能，正逐渐占据着越来越大的市场。 1.传统方向：通信设备的高速接口电路设计 2. 数字信号处理方向或数学计算方向 3. SOPC方向 一、选题的背景 DDS便携式波形发生器： 正弦波、方波、三角波 递增锯齿波、递减锯齿波、阶梯波…… 一、选题的背景 FPGA CPU 灵活 定制芯片 控制能力弱 控制能力强 组合逻辑能力较强 时序实现能力强 事务管理能力强 运行速度快 受时钟源限制 大量软核 难以超越自身 I/O资源丰富 I/O资源有限 二、设计的基本内容 FPGAARM联合系统实现DDS便携式信号源的设计 FPGA：Xilinx Spartan6 CPU：ARM Cortex-M4 二、设计的基本内容 DDS便携式波形发生器 FPGA硬件模块： DDS信号产生部分 总线接口部分 CPU软件模块： 总线接口 液晶驱动 A/D采集 二、设计的基本内容 人机交互模块： 按键输入 液晶显示 末端信号处理模块： D/A转换 放大 滤波 三、设计框图及流程图 系统框图 三、设计框图及流程图 硬件框图 三、设计框图及流程图 软件流程图 四、研究平台 （1）硬件平台 FPGA：Xilinx Spartan6 CPU：ARM Cortex-M4 （2）软件平台 FPGA：ISE Design Suite 14.4 CPU：IAR Embedded Workbench 电路设计：Multisim10.0 PCB：Altium Designer Summer 09 五、预期目标 完成 DDS便携式信号源设计 信号的输出类型： 正弦波、方波、三角波、递增锯齿波、递减锯齿波、阶梯波 信号的幅度：0~3.3V 信号的频率：kHz~MHz 五、预期目标 完成 DDS便携式信号源设计 便携式处理： 各模块置于开发板等同面积的PCB内 外部仅留有LCD12864显示屏接口、电源开关及参数调节按键、旋钮 五、预期目标 六、进度安排 第1周：收集资料 第2周：文献翻译 第3周：撰写开题报告 第4周：开题答辩 第5－6周：系统分析与设计 第7周：电路设计实验与软件编程 第8周：中期答辩 第9－10周：电路设计实验与软件编程 第11－13周：完成软硬调试，系统测试 第14周：测试验收 第15周：撰写毕业论文答辩准备 第16周：毕业答辩 七、参考文献 [1] 谭浩强.C程序设计.清华大学出版社,2009 [2] 杨恢先.单片机原理及应用.湘潭大学出版社,2013 [3] 周兴华.手把手教你学CPLD/FPGA与单片机联合设 计.北京航空航天大学出版社,2010 [4] 施国勇.数字信号处理FPGA电路实现.高等教育出版 社,2010 [5] 汤琦. Xilinx FPGA高级设计与应用.电子工业出版社 ,2012 [6] 王秀琴. Verilog HDL数字系统设计入门与应用实力. 电子工业出版社,2012 毕设开题答辩 低密度奇偶校验码（LDPC）是一种非常接近香农极限的好码。它的编译码算法简单、能够获得较高的吞吐率，并且占用资源极少。目前正在拟定的通信标准都十分关注LDPC码，LDPC码将极有可能在第四代移动通信系统中得到实际应用。 * * * * * * * * * * * * * 低密度奇偶校验码（LDPC）是一种非常接近香农极限的好码。它的编译码算法简单、能够获得较高的吞吐率，并且占用资源极少。目前正在拟定的通信标准都十分关注LDPC码，LDPC码将极有可能在第四代移动通信系统中得到实际应用。 * * * * * * * * * * * * * * * * *