cpld彩灯实验报告.docVIP

信息科学与工程学院 FPGA设计及应用实验报告 专业班级 通信工程1202 姓 名 沈佳曼 学 号 20121181086 指导老师 马玲 实验一：彩灯实验报告 一．实验目的 1 通过实验初步了解EDA的基本概念。 2 能理解用VHDL语言实现硬件设计的思路。 3 能熟练掌握EDA开发软件的使用。 二．实验原理 实验中，八个彩灯共阴接地，阳极分别为FPGA的八个I/O相连，I/O输出 变化的电平来控制彩灯的点亮。 三．实验现象 利用light和pin1hz两个模块源程序，成功导入后看的的现象如下： .点阵从左至右按次序渐亮，全亮后逆次序熄灭； .从中间到两边对称的渐亮，全亮后仍由中间向两边逐次渐灭； .奇偶位循环点亮； .从新开始，依次循环。 四．实验中遇到的问题及解决方法 这是第一次实验，前面的内容与之前学习的大同小异，但是在利用两个模块 源程序生成元器件，画完原理图并成功编译后，还需要导入机箱中。 遇到的问题有：1）.在对子项目进行管脚绑定时，可供选择的管脚只有两个，clkin和LED，没有LED的八个灯，经检查发现是之前的源程序置顶编译后生成的原理图没有置顶编译，后来解决后成功绑定管脚；（下图为成功绑定后的照片） 2）.JTAG模式中，add file时，将后缀为sof的文件加入后，点击start，灯全灭后全亮，并保持这个状态，后来发现是程序中的频率设置出问题，我的第二个模块源程序pin1hz中设置的频率太低导致彩灯闪烁出现问题，在同学建议下我把本来的integer range o to 49中49改为很好地观察到了上述现象。 五．改进内容 在完成了课本上的基本内容后，老师进一步要求我们自己看懂主要程序自 己来改变彩灯点亮和熄灭的方式。研究后我把第三种从中间往两边点的方式覆盖到第二种,并且将从中间向两边点改为从中间往两边熄，程序如下： elsif flag=001then light(len downto 4)=light(len-1 downto 4) 0; light(len-4 downto 0)=0light(len-4 downto 1); if light(1)=0then flag:=010; end if; elsif flag=010then light(len downto 4)=light(len-1 downto 4) 1; light(len-4 downto 0)=1light(len-4 downto 1); if light(1)=1then flag:=011; end if; 并且将频成了4999999成了2500000，则频率变成了5M和25M,5M对应10Hz和0.1s，25M对应5HZ和0.2s，将原有的分频放大了10倍，有同学讲其放大了100倍，但灯跑的过快，我觉得还是10倍最直观。（下图为将程序导入机箱时的页面图） 六．实验总结 这次的花样彩灯，让我学会了使用状态机编程，清楚了状态机编程的特点，同时对于点阵的了解也更进了一步。懂得了在程序编译出错的时候要细心并耐心地改正，基本的程序问题应该尽可能的避免，并且要耐心的更正，对于程序必须要弄懂，了解每一次实验的实验原理，不然无法进行相应的程序更改，应付老师的检查并没有多大的意义，更重要的是要在每一次实验中更熟练的操作这些仪器，完善我们的实践能力。另外程序编译成功了不能忘记生成元器件，否则后面画原理图的时候又得重新生成不方便查找，并且每一步都不要忘了先置顶再编译，再生成symbol，不然对后续的实验会有极大的影响。像这样的彩灯实验频率就是其程序很关键的一点，频率影响时间，模式的更改更是其中一项奇妙的设计。最后一点，在实验中一定要细心，不能因为实验现象错误就急躁，问题都是一步一步检查出来的。 七．实验程序 1.“light” library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity light is port(clk1: in std_logic; light: buffer std_logic_vector(7 downto 0)); end light; architecture behv of light is constant len : integer:=7; signal bann