大规模集成电路测试分析报告.pptVIP

6. 测试设备和测试开发成本的增加 6. 测试设备和测试开发成本的增加 中国半导体行业协会(CSIA)报道，2009中国半导体工业，IC设计260亿元(38.1亿美元)；制造330亿元(48.4亿美元)；封装与测试 445亿元(65.3亿美元)，总计1040亿元(152.5亿美元)。 根据ITIS调查， 2009台湾IC制造制造业产值5766亿元新台币，封装业产值1996亿元新台币，测试业产值876亿元新台币，总产值达新台币1.249兆元。 全球半导体市场全年总销售值达2,263亿美元。 目前实践程度 EDA工具中普遍具有扫描设计; ATPG工具广泛应用:Synopsys Tetramax等; BIST工具:Mentor LBIST/ Memory BIST; 边界扫描工具. 三、测试的概念 习 题 1．集成电路测试和可测性设计主要研究的是哪一类型的测试？主要目的是什么？ 2．根据图1.1比较分析设计验证、硬件仿真与产品测试之异同。 3．欲设计的SOC电路包含数字核、模拟元件和RAM等模块，电路内部带宽也远高于现有设备技术的带宽。试确定设计方案，使得可用一个低带宽的外部测试仪测试该产品。 4．IC因嵌入式测试增加面积，因此增加的成本估算公式为 [(1+?)(1+Ad? /(? +Ad)) ??1]×100% 上式中A为原型设计面积，??为因增加嵌入式测试面积增加因子，d和??分别为每平方厘米的缺陷数和缺陷类聚参数。试分析当A=1cm2，d=1.25，α=0.5时，面积增加因子??每提高10%所增加的成本。 5．若良率为90%，要想把缺陷等级从1000DPM降低到100DPM，那么故障覆盖率得提高到多少？ * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * Rev.9 西安交通大学微电子系雷绍充 * 错误和故障 错误 *被测电路不能正常工作 *原因：设计、映射、制造和工作条件等方面的不正确或不正常 故障 对错误不同方式的表达 物理缺陷 失效方式 物理故障 逻辑故障—研究对象 Rev.9 西安交通大学微电子系雷绍充 * 建模和模拟 故障模型：失效方式的特征提取和描述。最常用的是S-A(stuck at)故障。 Rev.9 西安交通大学微电子系雷绍充 * 测试效率 故障覆盖率(Fault Coverage, FC)对于给定的故障模型，FC=（测试图形能够检测到该类故障数目/可能存在的该类故障的数目）*100% 注意：大多数电路的FC都是标称值，也并不意味着对所有类型的故障都有这样的FC。 Rev.9 西安交通大学微电子系雷绍充 * 功能测试类型 按测试生成的方法，测试可分为穷举测试（exhaustive test）、伪穷举测试（pseudo-exhaustive test）、伪随机测试（pseudorandom test）和确定性测试(deterministic test)。 按测试施加（test application）的方式，测试可分为片外测试(off-chip test)和片上测试(on-chip test)。 按照测试图形施加时的时间，测试可分为离线测试(off-line test)和在线测试(on-line test)。 Rev.9 西安交通大学微电子系雷绍充 * 测试方法分类标准 测试方法特征 术语 测试实施时间 测试实施时电路运行在正常工作条件下 测试施加时与电路运行不同时进行 在线测试 离线测试 测试激励源的位置 嵌于电路内部 由外部测试设备提供 自测试 外部测试 测试的目的 设计错误 制造错误 制造缺陷 早期物理失效 物理失效 设计验证测试 可接受测试 老化 质量保证测试 现场测试 维护测试 被测对象的物理实体 IC 板级 系统级 器件级测试 板级测试 系统级测试 激励和理想响应的产生方法 存取 测试过程中生成 存储的测试图形测试 算法测试 比较测试 激励的施加方法 预先确定的顺序 按照当时得到的结果 适应测试 测试激励施加的快慢 比正常操作速度慢得多 正常操作速度 DC（静态）测试 AC测试 高速测试 测试结果观察方法 所有的输出图形 （部分）特征输出图形 压缩测试 测试存取I/O 仅IC的I/O IC的I/O或内部I/O 引脚测试 探针测试 Bed-of-nails测试 电子显微镜测试/光离子检测/电子束测试 电路内测试 电路内仿真 测试结果检查者 被测对象本身 外部测试设备 自测试/自检查 外部测试 Rev.9 西安交通大学微电子系雷绍充 * 测试施加 把测试图形加到被测电路的过程就是测试施加。前面说过产品测试时有ATE和内建自测试施加方式，模拟时在EDA环境下施加测试图形。对于产品测试来说，测试