大规模集成电路CAD第五章可编程逻辑器件分析报告.pptVIP

第5章 可编程逻辑器件 5.1 可编程逻辑器件基础 5.2 PLD的基本结构和原理 5.3 FPGA/CPLD的基本结构 5.4 FPGA开发平台QuartusⅡ介绍 5.5 QuartusⅡ设计实例 为什么要用PLD？ ?? 现场可编程 ?? 可再编程 ?? 在线设计验证 ?? 好的开发软件 ?? 快速开发原型机 ?? 迅速投放市场 ?? 不需要NRE费用 ?? 用硬件模拟代替软件仿真 ?? … … 5.1 可编程逻辑器件基础 逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLD－－Programmable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 1.PLD出现的背景 电路集成度不断提高 SSI?MSI?LSI?VLSI 计算机技术的发展使EDA技术得到广泛应用 设计方法的发展 自下而上?自上而下 用户需要设计自己需要的专用电路 专用集成电路（ASIC－Application Specific Integrated Circuits）开发周期长，投入大，风险大 可编程器件PLD：开发周期短，投入小，风险小 基本思想 工程师希望有一种更灵活的设计方法，在实验室就能设计、更改大规模数字逻辑，研制自己的ASIC并马上投入使用。 2.PLD发展简史 3.PLD编程原理 可编程逻辑器件按照编程工艺分为四类： 熔丝（Fuse）和反熔丝（Antifuse）编程器件 UEPROM（紫外线擦除 PROM）编程器件 EEPROM（电可擦除PROM）编程器件 SRAM（静态存储器）编程器件 前三类为非易失性（Non-Volatile）器件，编程后配 置数据保持在器件上；第四类为易失性器件，每次掉 电后数据丢失，每次上电后需重新进行数据配置（解 决方法采用专用配置芯片加载数据，如EPC1，EPC4， EPCS1等） a.可编程只读存储器（PROM） PROM存储元件通常有两种电路形式： 由二极管组成的破坏型电路（击穿）； 由三极管（或MOS管）组成的熔丝型电路； PROM存储单元一旦编程，就变为固定结构，因此只能一 次编程，在产品开发过程中采用专用编程器对PROM烧写 b.可擦除的可编程只读存储器（EPROM） EPROM由叠栅型MOS管组成 Gate1称之为浮置栅（埋在二氧化硅绝缘层内，浮置栅与衬底间氧化层厚度为30-40um，Flash为10-15um） Gate2称之为控制栅，作用类似普通MOS管的栅极 工作原理 Gate1无电荷（‘0’）叠栅MOS管同普通MOS管当控制栅电压大于开启电压，MOS管导通 Gate1上有电子（‘1’），就会产生负电场，这样要使叠栅MOS管导通就需要更大的电压 c.静态随机存储器（SRAM） 5.2 PLD的基本结构和原理 PLD连接的表示法 硬件连接（固定） 接通连接（编程） 断开连接（擦除） 输入/反馈缓冲器 PLD与门 PLD或门 例：PLD异或门电路表示 低密度PLD ——完成较小规模的逻辑电路 PROM结构 PLA结构 PAL结构 GAL结构 1. PROM结构 “或阵列”用作存储矩阵，“与阵列”用作译码器； N个输入端对应 个输入门； PROM阵列用于存放数据，不适合逻辑函数实现。 2. PLA结构 PLA阵列中，“或阵列”和“与阵列”皆可编程，在简单PLD中有最高的灵活性，阵列规模比相同的输入PROM小得多。PLA的利用率取决于支撑软件的质量。实际应用中器件的引脚很有限，无法满足大规模逻辑高度灵活的编程的需求，因而无法体现该结构的与或都可编程的优越性。所以，实际中PLA器件并没有形成产品。 3. PAL结构 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性 速度高、价格低，输出有极性转换和I/O方式 可用触发器输出并对阵列产生反馈 是在PLA之后出现的一种实用的PLD产品，可进行现场编程，应用较广泛 4. GAL结构 GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元Output Logic Macro Cell （OLMC）代替固定的或阵列。可以实现时序电路。 组成： 异或门：控制输出信号的极性，当XOR（n）＝1时，异或门起反相作用；当XOR（n）＝0时，异或门起同相作用。 一个或门：或门的每个输入对应一个乘积项，或门的输出为各乘积项之和。 D触发器：D触发器作为状态寄存器用，以使GAL器件可用于时序逻辑电路。 4个多路选择器 目前较大的GAL供应商是Lattice PTMUX：乘积项数据多路选择器是2选1数