第2章_TMS320C55x的硬件结构祥解.pptVIP

DARAM （以VC5509A为例，32K字） 双存取RAM，分为8个8K字节或4K字的块，每个块在每周期可以访问两次（两次读或一次读、一次写） DARAM可被内部程序总线、数据总线或DMA 访问。前4块DARAM可以被HPI访问 表2-5 TMS320VC5509A 的DARAM块 SARAM （以VC5509A为例，96K字） 单存取RAM，分为24个8K字节或4K字的块，每个块每周期只能访问一次（一次读或一次写） SARAM可被内部程序总线、数据总线或DMA 访问。 表2-6 TMS320VC5509A 的SARAM块 2.4.2 程序空间 CPU使用24位宽的字节寻址从程序存储器读取指令 地址总线是24位的，通过程序读数据总线一次可以读取32位的指令，指令中每8位占有一个字节地址 图2-8 字节地址 例：若指令字节0占用地址00 0100h，则指令字节2占用地址00 0102h。 程序空间的指令组织 C55x支持8、16、24、32、48位的指令 图2-9 指令的存储情况 例：5个不同长度的指令在程序空间中的存储情况。 2.4.3 数据空间 CPU使用字地址访问数据空间 字地址为23位的，寻址16位的数据 例： 字地址： 000 0000 0000 0001 0000 0010 地址总线： 0000 0000 0000 0010 0000 0100 地址线为24位的，当CPU读/写数据空间时， 23位的字地址最低位补一个0成为总地址 数据类型 C55x指令集支持以下数据类型： 字节(B) : 8位 字(W) : 16位 长字(LW): 32位 CPU有专用指令对字节进行读操作， 当写操作时需要作0扩展或符号扩展 图2-10 长字地址组织 对于32位的长字，访问地址为长字的高字(MSW)地址。 如果MSW是偶地址，则长字的低(LSW)地址为下一个地址 如果MSW是奇地址，则长字的低(LSW)地址为前一个地址 例，数据空间的数据组织。 访问一个长字，必须参考它的高字（MSW），访问C需要访问00 0102h，访问D需要访问00 0105h 字地址也被用于字节地址，00 0107h既是F的地址，也是G的地址。专用字节指令会指明访问的是低字节还是高字节。 2.4.4 I/O空间 I/O空间和程序/数据空间是分开的，只能用来访问DSP外设上的寄存器 读写时要在16位地址前补0 I/O空间里的字地址宽度是16位，可以访问64K个地址 例: 设一条指令从16位地址0102h处读取一个字， 则DAB传输的24位地址为00 0102h。 2.5 中断操作 中断概述 中断向量与优先级 可屏蔽中断 不可屏蔽中断 中断定义:由硬件或软件驱动的信号，使DSP将当前的程序挂起，执行另一个称为中断服务子程序（ISR）的任务。 2.5.1 中断概述 当CPU同时收到多个硬件中断请求时，CPU会按 照预先定义的优先级对它们做出响应和处理。 C55x支持32个ISR。有些ISR可以由软件或硬件触 发，有些只能由软件触发。 中断的分类 可屏蔽中断：可以通过软件来加以屏蔽 不可屏蔽中断：不能被屏蔽 所有的软件中断都是不可屏蔽中断 DSP处理中断的步骤 （1）接收中断请求。软件和硬件都要求DSP将当前 程序挂起。 （2）响应中断请求。CPU必须响应中断。如果是可屏 蔽中断，响应必须满足某些条件。如果是不可屏 蔽中断，则CPU立即响应。 （3）准备进入中断服务子程序。 CPU要执行的主要任务有： 完成当前指令的执行，并冲掉流水线上还未解码的指令 从用户实现设置好的向量地址获取中断向量，该 中断向量指向中断服务子程序 自动将某些必要的寄存器的值保存到数据堆栈和系统堆栈 （4）执行中断服务子程序。 CPU执行用户编写的ISR。ISR以一条中断返回指令结束，自动恢复步骤（3）中自动保存的寄存器值。 2.5.2 中断向量与优先级 表2-7是按ISR序号分类的中断向量。 该表是C55x中断向量的一般表示式。 表2-8是VC5509A中断向量表。 表2-7 按ISR序号分类的中断向量 由16位的中断向量指针加上一个5位的中断编号后左移3位（乘8）组成一个24位的中断地址。 表2-8 VC5509A中断向量表 void INTR_init( void ) { IVPD=0xd0; IVPH=0xd0; //在命令文件中.vectors分配的存储