第7章组合逻辑电路祥解.ppt

7.5.2 数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 1路-4路数据分配器 逻辑图 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 7.2.2 数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。 1位数值比较器 逻辑表达式 逻辑图 7.3.1 二进制编码器 实现编码操作的电路称为编码器。 3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表 7.3 编码器 逻辑表达式 逻辑图 输入10个互斥的数码输出4位二进制代码 真值表 7.3.2 二－十进制编码器 逻辑表达式 逻辑图 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 7.3.3 优先编码器 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 7.4.1 二进制译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 7.4 译码器 3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 逻辑表达式 逻辑图 电路特点：与门组成的阵列 集成二进制译码器74LS138 输入：自然二进制码 输出：低电平有效 74LS138的真值表 例 用3/8线译码器74LS138和两个与非门实现全加器。 解 全加器的函数表达式为： 将输入变量Ai、Bi、分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得： 因此得出： 接线图： 　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 7.4.2 二-十进制译码器 真值表 逻辑表达式 逻辑图 数码显示器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 7.4.3 显示译码器 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 显示译码器真值表 真值表仅适用于共阴极LED 7.5.1 数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 7.5 数据选择器和数据分配器 4选1数据选择器 逻辑图 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 集成8选1数据选择器74LS151 例 分别用8选1数据选择器74LS151和4选1数据选择器74LS153实现逻辑函数： 解 （1）用8选1数据选择器74LS151实现。 列出函数的真值表。将输入变量A、B、C分别对应地接到8选1数据选择器74LS151的3个地址输入端A2、A1、A0。对照函数的真值表和74LS151的真值表可知，将数据输入端D0、D3、D4、D5接高电平1，D1、D2、D6、D7接低电平0即可。 （2）用4选1数据选择器74LS153实现。 以A、B为变量列出函数的真值表。 将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。 主编 李中发 制作 李中发 2004年1月 电子技术基础 第7章 组合逻辑电路 学习要点 组合逻辑电路的分析方法和设计方法 典型组合逻辑电路的逻辑功能和使用方法 利用二进制译码器和数据选择器设计组合逻辑电路的方法 第7章 组合逻辑电路 7.1 组合逻辑电路的分析与设计 7