chapter7同步原理.ppt

* 二、直接法 为了提高发送信号功率效率，一般不专门发送导频，而直接 从数字信号中获取位同步信号。其基本方法有滤波法，包络 陷落法和锁相提取法等。 1、滤波法 对于不归零的随机二进制序列，不能直接从其中滤出位同步 信号。但若对该信号进行某种变换，例如，变成归零脉冲 后，则该序列中就有 的位同步信号分量，经一个窄 带滤波器，可滤出此信号分量，再将它通过一移相器调整相 位后，就可以形成位同步脉冲。 * 滤波法原理图 上图中的波形变换是由微分、全波整流两个过程组成的，缺 一不可。其输出波形如下图所示，微分的作用是将不归零信 号变换为归零信号，全波 整流作用是将双极性随机 序列变为单极性随机序列。 若不进行整流则正、负脉冲 相等，在 处谱线为零， 无法获取同步信息。 * 2、包络陷落法 包络陷落法用于PSK等信号的接收。因为PSK信号带宽为 当接收端带通滤波器带宽 时，在相邻码元信号相位 有突变点附近将会产生幅度平滑的“陷落”。频带受限的 PSK信号如下图（a）所示，经包络检波后，可得图（b） 所示波形，可以看出，它是一直流和图（c）所示波形相减 而成。因此，包络检波后 波形中含有图（c）所示波 形，且这个波形含有位同步 分量，经滤波器后可提取出 位同步信号。 * 3、锁相法 锁相法实现位同步的原理与其实现载波同步的原理相似，它 用锁相环代替上述滤波法中的窄带滤波器，从而提取位同步 信号。 数字锁相原理方框图 * 数字锁相由高稳定度振荡器(晶振)、分频器、相位比较器和 控制器组成。其中，控制器包括图中的扣除门、附加门和 “或”门。高稳定度振荡器产生的信号经整形电路变成周期性 脉冲，然后经控制器再送入分频器，输出位同步脉冲序列。 若接收码元的速率为F(波特)，则要求位同步脉冲的重复速 率也为F(赫)。这里，晶振的振荡频率设计在nF(赫)，由晶 振输出经整形得到重复频率为nF(赫)的窄脉冲，经扣除 门、或门并n次分频后，可得重复频率为F(赫)的位同步信 号。如果接收端晶振输出经n次分频后，不能准确地和收到 的码元同频同相，这时就要根据相位比较器输出的误差信 号，通过控制器对分频器进行调整。 * 调整的原理是当分频器输出的位同步脉冲超前于接收码元的 相位时，相位比较器送出一超前脉冲，加到扣除门(常开)的 禁止端，扣除一个a路脉冲，这样，分频器输出脉冲的相位 就推后1/n周期(3600/n)；若分频器输出的位同步脉冲相位 滞后于接收码元的相位，晶振的输出整形后除a路脉冲加于 扣除门外，同时还有与路a相位相差1800的b路脉冲序列加 于附加门。附加门在不调整时是封闭的，对分频器的工作不 起作用。当位同步脉冲相位滞后时，相位比较器送出一滞后 脉冲，加于附加门，使b路输出的一个脉冲通过“或门”，插 入在原a路脉冲之间，使分频器的输入端添加了一个脉冲。 于是，分频器的输出相位就提前1/n周期。经这样的反复调 整相位，即实现了位同步。 * 位同步脉冲的相位调整 * 4、锁相法抗干扰性能的改善 在锁相法电路中，如果由于干扰的影响，使鉴相器送出超前 或滞后脉冲，根据以前进述的工作原理，锁相环立即进行调 整。若干扰时常存在，则锁相环常常进行不必要的来回调 整，这会使提取的位同步信号相位产生抖动。为了克服这个 缺点，依照模拟锁相环中鉴相器后加有环路滤波器的方法， 在数字锁相环的鉴相器后加一个数字式滤波器。 * （a）N先于M滤波器 （b）随机徘徊式滤波器 * 由于以上两种电路插在相位比较器后面，则相位比较器输出 的超前或滞后脉冲不能直接加到扣除门和附加门，从而不能 马上进行相位调整，例如图（a）中NM2N，设N=3， M=4，若是数字锁相原理方框图中n次分频器输出的位同步 信号的确是超前（或滞后）了，则相位比较器会连续输出超 前（或滞后）脉冲，因为N设为3，相位比较器连续输出三 个超前（或滞后）脉冲，使框图中的上面（或下面）的N计 数器计满N，计数器则输出超前（或滞后）脉冲到扣除门 （或附加）进行调节，使位同步相位趋于正常。如果是干扰 影响相位比较器的工作，相位比较器作出错误判决，送出超 前或滞后脉冲，由于干扰是随机的，它作用于相位比较器常 常使相位比较器有时超前，有时滞后，很少出现连续三次超 前或连续三次滞后情况。 * 在框图中M计数器输入接有或门，因此它对相位比较器输出 的超前脉冲和滞后脉冲均计数，虽然M=4，但只要是超前 和滞后脉冲有交替出现的情况，则M首先计满，M计满后使 两个N计数器均复位，所以两个N计数器不会计满，因此它 们不会有信号输出，这样同步调节电路不工作，保持原来的 相位，从而克服了干扰的影响。图（b）的工作原理与（a） 相似，当位同步信号相位正常时，使可逆计数