嵌入式系统讲义04要点.pptVIP

* ? 国防科技大学计算机学院601室 * 存储控制器与存储器时序配合 存控发出的时信号要满足存储器的时序（信号宽度）要求，存储器返回的信号要满足存控的时序（建立/保持时间）要求。 作业：单周期访问，计算时钟频率，主设备要求建立时间大于40ns，保持时间大于6ns。 * ? 国防科技大学计算机学院601室 * 注意区间信号t0、t1、t2等 问题：如果时钟频率固定怎么办？如果要求同时考虑地址线时序要求怎么办？ * ? 国防科技大学计算机学院601室 * * * 4.3.4 存储器时序（续） 某存储器 时序 图示例 参考 功能描述 最小值 最大值 单位 t1 rd持续时间 60 ns t2 rd到有效数据输出 30 ns t3 data持续时间 5 10 ns * * 4.3.4 存储器时序（续） 访存时序配合 存控发出的信号要满足存储器的时序要求 存储器返回的信号要满足存控的时序要求 * * 2 满足存控的建立时间，则时钟周期T 3 满足存控的保持时间 1 满足存储器的时序要求，则时钟周期T 4 所以最小时钟周期T为 * * 本讲小结 目的与要求 掌握常用存储器的特点、分类以及性能指标；标准电平、建立、保持时间、存储器时序分析 熟悉S3C44B0x的存储器分配 了解存储器时序的基本概念 重点与难点 典型存储器的特点、分类以及性能指标 存储器时序分析 阅读章节：第4.1~4.3节 作业：1 什么是建立时间？什么是保持时间？访存时序配合的基本原则是什么？ * * 参考 功能描述 最小值 最大值 单位 t0 RD延迟时间 5 10 ns t1 RD持续时间 60 ns t2 RD有效到数据输出 30 ns t3 RD无效到Data持续时间 5 10 ns 作业2： 图为单周期存储器读时序图。CLK为时钟信号，上升沿有效；RD为读信号，高电平有效。如果主设备要求的建立时间tsu=20ns，保持时间th=8ns ，则此系统的最高时钟频率为多少？能否满足保持时间的要求？ * * * ? 国防科技大学计算机学院601室 * 存储系统设计：存储芯片选择、存储接口设计 嵌入式系统设计：基于嵌入式处理器（EMPU、MCU、DSP）；基于SoC（软核、固核、硬核）设计（FPGA/ASIC实现） * ? 国防科技大学计算机学院601室 * 选择存储器的依据 * ? 国防科技大学计算机学院601室 * 容量：1K~1MB * ? 国防科技大学计算机学院601室 * SRAM与DRAM（速度低、功耗低）的选择 容量：1M~256MB * ? 国防科技大学计算机学院601室 * 写入有限制，页写要等待。 容量：256B/512B/1K/2k/4k/8k/16k/32k * ? 国防科技大学计算机学院601室 * EEPROM：优点：写速度快，接口时序简单；缺点：成本高，容量小，页地址写入限制 EEPROM与Flash的选择 * ? 国防科技大学计算机学院601室 * FRAM与Flash和EEPROM相比具有低功耗、高读/写速度 VRS51L3074特性：40MHz单周期8051处理器、 8K x 8 FRAM、JTAG接口、批量供货的价格低于5美元。 Ramtron FM25L512（kb）样品，订购1万片的起价为每片7.61美元 * ? 国防科技大学计算机学院601室 * 前面的一般为并行存储器，优点：速度快，容量大；缺点：引脚多，接口复杂 * ? 国防科技大学计算机学院601室 * 并行与串行的选择；同步存储器和异步存储器的选择 前面的一般为并行存储器，优点：速度快，容量大；缺点：引脚多，接口复杂 串行存储器一般为EEPROM。 * ? 国防科技大学计算机学院601室 * * ? 国防科技大学计算机学院601室 * 存储架构是编程的基础 * ? 国防科技大学计算机学院601室 * 处理器集成存储控制器。存储器外接，I/O、存储空间统一编址 * ? 国防科技大学计算机学院601室 * 片内集成存储控制器，存储器外接，I/O、存储空间统一编址 * ? 国防科技大学计算机学院601室 * Half 28根地址线，3根高位地址线译码产生片选线nGCSx选择组，并非所有的组都要使用，但BANK0必须（启动代码） 片内SFR占用BANK0部分存储空间 * ? 国防科技大学计算机学院601室 * 基本概念、存储器本身要求的时序。 画出CPU、存控和存储器的关系图 * ? 国防科技大学计算机学院601室 * 高阻态：引脚悬空所至、三态门控制，呈现出极大的电阻、用于总线 * ? 国防科技大学计算机学院601室 * TTL电平：噪声容限是0.4V 。LVTTL 输入电阻小，负载能力弱 * ? 国防科技大学计算机学院601室 * CMOS电