- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA实验报告_交通灯控制器设计
FPGA实验报告
--交通灯控制器设计
院 系: 电子与信息工程系
专 业: 通信工程
班 级:
姓 名:
学 号:
指导教师:
实验任务 1、任务名称:交通灯控制器的设计
2、设计内容与要求:
① 设计一个十字路口交通信号灯的定时控制电路。要求红、绿灯按一定的规律亮和灭,并在亮灯期间进行倒计时,并将运行时间用数码管/液晶显示出来。
② 绿灯亮时,为该车道允许通行信号,红灯亮时,为该车道禁止通行信号。要求主干道每次通行时间为99秒,支干道每次通行时间为30秒。每次变换运行车道前绿灯闪烁,持续时间为5秒。即车道要由主干道转换为支干道时,主干道在通行时间只剩下5秒钟时,绿灯闪烁显示,支干道仍为红灯,以便主干道上已过停车线的车继续通行,未过停车线的车停止通行。同理,当车道由支干道转换为主干道时,支干道绿灯闪烁显示5秒钟,主干道仍为红灯。
③ 对红、绿灯的运行时间要能比较方便的进行重新设置。
④ 对器件进行在系统编程和实验验证。
⑤ 用VHDL语言对设计进行描述,设计一个测试方案,通过ISE对设计进行仿真验证。并能够下载到实验板上调试成功。
6 写出设计性实验报告,并打印各层次的源文件和仿真波形,然后作简要说明。
2、补充功能与要求:
1.在主干道和支干道添加左转向灯;
2.各灯亮的时间及最后闪烁时间可调节;
3.紧急路况时,主干道和支干道都为红灯。
实验环境
ISE软件一套;
PC机一台。
三、设计思路
1、根据题目要求,知道整个交通灯的运行过程是周期的,所以可以设计一个总的计数器,满周期则清零;
2、将灯闪烁时间、主干道绿灯亮的时间、主干道转向灯亮的时间、支干道绿灯亮的时间、支干道转向灯亮的时间分别记为变量t0、t1、t2、t3、t4,通过调整它们,实现调节各灯亮的时间;
3、将所有需要显示的量由同一个信号表示并最终输出、显示在LCD上。
系统设计
a)系统框图
b)状态转换说明:主干道和支干道永远有且只有一个灯亮,紧急路况时两边红灯亮,其余时候有且只有一个红灯亮;主干道绿灯、主干道转向灯亮、支干道绿灯、支干道转向灯依次亮,在最后t0S(默认为5S)闪烁。
c)输入输出及信号设计:
Port ( LCD_Clk : in STD_LOGIC;----50mhz时钟
reset : in STD_LOGIC:=0;--复位
sensor:in std_logic :=0;---特殊情况时,两边都是红灯
up:in std_logic :=0 ;---有效时调整时间时增大时间
down:in std_logic :=0;---有效时调整时间时减少时间
choose:in std_logic :=0;---选择调整哪一个时间
control:in std_logic :=0;---有效时可以暂停,调整时间
LCD_RS : out STD_LOGIC;
LCD_RW : out STD_LOGIC;
LCD_EN : out STD_LOGIC;
redax,greenax ,greenay:out std_logic;--主干道的红灯和两个绿灯,greenay为左转灯
redbx,greenbx ,greenby:out std_logic;--支干道的红灯和两个绿灯,greenby为左转灯
data : out STD_LOGIC_VECTOR (3 downto 0)); --Lcd显示
type istate is(
write_instr,
write_dataup4,
write_datadown4,
set_addrup,
set_addrdown,
ret_homeup,
ret_homedown
);
signal state:istate;
signal cnt_clk,clk500:std_logic;---分别为1hz,500hz
signal cnt:integer range 0 to 15:=0;
signal cntnumh,cntnum
文档评论(0)