EDA技术课程设计_洗衣机控制器的设计.docVIP

长 沙 学 院 课程设计说明书 题目 洗衣机控制器的设计 系(部) 电子与通信工程系 专业(班级) 电气工程及其自动化 姓名 学号 指导教师 起止日期 2011-12-19至2011-12-31 EDA技术课程设计任务书 系（部）：电子与通信工程系 专业：电气工程及其自动化 指导教师： 课题名称 洗衣机控制器的设计 设计内容及要求 （1）课题内容： 设计一个电子定时器，定时180秒，在这3分钟之内控制洗衣机作如下运转：定时启动(正转20秒(暂停10秒(反转20秒(暂停10秒(定时未到回到“正转20秒(暂停10秒(……”，定时到则停止； 本定时器实际上包含两级定时的概念，一是总洗涤过程的定时，而是在总洗涤过程中又包含电机的正转、反转和暂停三种定时，并且这三种定时是反复循环直至所设定的总定时时间到位置。当总定时时间在0~20min以内设定一个书之后T为高电平1，然后用倒计时的方法每分钟减1直至T变为0。在此期间，若Z1=Z2=1，实现正转；若Z1=Z2=0，实现暂停；若Z1=1,Z2=0,实现反转。实现定时的方法很多，比如采用单稳电路实现定时，又如将定时初值预置到计数器中，使计数器运行在减计数状态，当减到全零时，则定时时间到。如图所示的电路原理框图就是采用这种方法实现的。由秒脉冲发生器产生的时钟信号经60分频后，得到分脉冲信号。洗涤定时的时间的初值先通过拨盘或数码开关设置到洗涤时间计数器中，每当分脉冲到来计数器减1，直至减到定时时间到为止。运行中间，剩余时间经译码后在数码管上进行显示。 2、设计原理及其实现过程 2.1设计总原理 洗衣机控制器的设计主要是定时器的设计。由一片FPGA (Field Programmable Gate Array)和外围电路构成了电器控制部分。FPGA接收键盘的控制命令，控制洗衣机的进水、排水、水位和洗衣机的工作状态、并控制显示工作状态以及设定直流电机速度、正反转控制、制动控制、起停控制和运动状态控制。对FPGA芯片的编程采用模块化的VHDL (硬件描述语言)进行设计，设计分为三层实现，顶层实现整个芯片的功能。顶层和中间层多数是由VHDL的元件例化语句实现。中间层由无刷直流电机控制、运行模式选择、洗涤模式选择、定时器、显示控制、键盘扫描以及对直流电机控制板进行速度设定、正反转控制、启停控制等模块组成，它们分别调用底层模块。 2.2设计框图 2.3设计总原理图 实验总原理图 2.4模块设计和相应模块程序 2.4.1减法计数器 由于洗衣机有工作时间，必须要一模块来控制它的工作时间范围，所以我们设计了一个减法计数器模块，当洗衣机开始工作后，减法计数器即会实现减数功能，直到时间减到零，洗衣机便停止工作。 减法计数器模块count library ieee; use ieee.std_logic_1164.all use ieee.std_logic_unsigned.all; entity count is port( clk:in std_logic; t1a: in std_logic; start:in std_logic; finish:out std_logic; ini : in std_logic_vector(7 downto 0); show: out std_logic_vector(7 downto 0); enter:in std_logic ); end entity count; architecture five of count is signal fini:std_logic; signal show1 :std_logic_vector(7 downto 0); begin process(t1a,clk,start) variable num : std_logic_vector(7 downto 0): begin if enter=1 then num:=ini; elsif (t1aevent and t1a=1 and start=1 and num/=0) then num:=num-1; end if; if enter=0 and num=0 then fini=1;num: else fini=0; end if; show1=num; end process ; process(clk) begin if clkeve