第二章 8086 CPU[2-3].ppt

第二章 8086 CPU 引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作 §2-4 8086的工作模式和总线操作 1、电源要求 8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。 2、直流特性 要将其他器件与微处理器的引脚相连，需要知道每一输入引脚的输入电流要求和每一输出引脚的输出电流驱动能力。 输入特性： 输出特性： §2-4 8086的工作模式和总线操作 建议：如果没有缓冲，则连接到输出引脚的任何类型的负载或负载组合不要超过10 个。若超过此数，则噪声将引起时序问题。 注意：8086/8088微处理器可驱动1个74XX、5个74LSXX、1个74SXX、10个74ALSXX或10个74HCXX负载。 3、系统配置方式 最小模式： CPU的管脚MN/MX接高电平(+5V) 最大模式： CPU的管脚MN/MX接低电平(GND) 4、系统配置特点 最小模式是单机系统。系统中所需要的控制信号全部由8086CPU本身直接提供。 最大模式可构成多处理机系统。系统中所需要的控制信号由总线控制器8288提供。 §2-4 8086的工作模式和总线操作 2.4.1 最小模式系统 以8086CPU构成最小模式系统， CPU的管脚MN/MX接高电平(+5V) 。 除了CPU、存储器、I/O接口芯片外，还有时钟发生器8284A外，8位地址锁存器74LS373(或Intel 8282/8283)，以及8位双向数据总线缓冲器74LS245(或Intel 8286/8287)。 思考：（1）计算机系统中有哪三种总线？ （2）8086系统中为什么要用地址锁存器？ §2-4 8086的工作模式和总线操作 §2-4 8086的工作模式和总线操作 1、数据总线缓冲器74LS244和74LS245 用途： 一般当微处理器连接较多的存储器或I/O接口电路时，需要它提供较大的负载电流，因此需要提供总线驱动电路。 微处理器连接较少的存储器或输出接口电路，而这些电路与微处理器的距离较远时，将有较大的电容负载，此时同样需要总线驱动电路。 8位数据总线缓冲器，起缓冲作用、增加总线的驱动能力 74LS244是单向数据总线缓冲器：数据只能从A端传送到Y端 74LS245是双向数据总线缓冲器：数据可以双向传送 §2-4 8086的工作模式和总线操作 §2-4 8086的工作模式和总线操作 §2-4 8086的工作模式和总线操作 2、地址锁存器74LS373 为什么必须用地址锁存器？ CPU与存储器（或I/O端口）进行数据交换时，CPU在一个总线周期内总线上先传送地址，接着发出控制信号及传送数据。 由于8086引脚限制，地址和数据分时复用一组总线，所以要加入地址锁存器，先锁存地址，使在读/写总线周期内地址稳定。 74LS373是常用的8D锁存器 §2-4 8086的工作模式和总线操作 §2-4 8086的工作模式和总线操作 3、时钟发生器8284A 产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号 §2-4 8086的工作模式和总线操作 2.4.2 最大模式系统 以8086CPU构成最大模式系统， CPU的管脚MN/MX接低电平(GND) 。 与最小模式系统相比较，主要区别是最大模式系统中增设了总线控制器8288和总线仲裁器8289。 8086CPU输出的状态信号S2～S0同时送给8288和8289。 8288输出8086CPU系统所需要的控制信号：存储器读/写控制，I/O端口读/写控制，中断响应信号等。 8289来裁决总线使用权赋给哪个处理器，以实现多主控者对总线资源的共享。 §2-4 8086的工作模式和总线操作 §2-4 8086的工作模式和总线操作 2.4.3 总线操作时序 §2-4 8086的工作模式和总线操作 （1）计算机的工作是在时钟脉冲CLK的统一控制下，一个节拍一个节拍地实现。 （2）CPU所有的操作都以时钟信号为基准。 CPU按严格的时间标准发出地址，控制信号。 存储器、接口也按严格的时间标准发出或接收数据。 §2-4 8086的工作模式和总线操作 1、时钟周期（Clock Cycle） 8086CPU内部的逻辑操作以及与外部存储器和I/O交换数据进行的总线操作全部由CPU的时钟来定时的。 时钟周期：每两个时钟脉冲上升（下降）沿之间的时间间隔，也称为T状态。 每个T状态是8086中处理动作的最小单位。它等于CPU的时钟频率的倒数。 设8086CPU的主频为5MHz，则一个时钟周期为200ns。 §2-4 8086的工作模式和总线