第6讲 Pentium的虚拟存储.ppt

Pentium的虚拟存储 虚拟存储技术 物理和虚拟寻址 三种虚拟存储器 Pentium的三类地址 分段管理 段选择子 段描述符 段描述符表 逻辑地址转换为线性地址 分页管理 页相关概念 页表目录项和页表项 线性地址转换为物理地址 转换检测缓冲器TLB 虚拟存储技术 虚拟存储器指的是“主存-辅存”层次。 由主存、辅存和存储管理部件MMU共同组建。通过管理软件，使主存和辅存密切配合，能使该层次具有辅存的容量，接近于主存的等效速度和辅存的每位成本。它使得程序员可以按比主存大得多的虚存空间编制程序。 程序员编写程序时使用虚拟地址（逻辑地址） 程序运行时，逻辑地址转为物理地址。对于大的程序，可以先分配少数几个页面，将该程序的一部分装入主存。在运行中间，发生缺页时再按需陆续调入。只要主存容量大于某个最小值，不论机器配备多大容量的主存，程序可不必作任何修改照样能运行。 主存实际容量的大小会影响系统工作的效率和解题速度。 Pentium的虚拟存储 虚拟存储技术 物理和虚拟寻址 三种虚拟存储器 Pentium的三类地址 分段管理 段选择子 段描述符 段描述符表 逻辑地址转换为线性地址 分页管理 页相关概念 页表目录项和页表项 线性地址转换为物理地址 转换检测缓冲器TLB Pentium的寄存器组系统地址寄存器 如果禁止分页 Pentium的虚拟存储 虚拟存储技术 物理和虚拟寻址 三种虚拟存储器 Pentium的三类地址 分段管理 段选择子 段描述符 段描述符表 逻辑地址转换为线性地址 分页管理 页相关概念 页表目录项和页表项 线性地址转换为物理地址 转换检测缓冲器TLB Pentium的虚拟存储 虚拟存储技术 物理和虚拟寻址 三种虚拟存储器 Pentium的三类地址 分段管理 段选择子 段描述符 段描述符表 逻辑地址转换为线性地址 分页管理 页相关概念 页表目录项和页表项 线性地址转换为物理地址 转换检测缓冲器TLB 页面大小为4KB，一次内存的访问时间是100ns，一次快表(TLB)的访问时间是10ns，处理一次缺页的平均时间为108ns(已含更新TLB和页表的时间)，进程的驻留集大小固定为2，采用最近最少使用置换算法(LRU)和局部淘汰策略。假设①TLB初始为空；②地址转换时先访问TLB，若TLB未命中，再访问页表(忽略访问页表之后的TLB更新时间)；③有效位为0表示页面不在内存，产生缺页中断，缺页中断处理后，返回到产生缺页中断的指令处重新执行。设有虚地址访问序列2362H、1565H、25A5H，请问： （1）依次访问上述三个虚地址，各需多少时间？给出计算过程。 （2）基于上述访问序列，虚地址1565H的物理地址是什么？请说明理由。 * * * * * * * * * * * * * * * * * 线性地址转换为物理地址（P159） 此处用的控制寄存器CR3（页组目录项表的基址寄存器），存放页组目录项表在存储器中的起始物理地址。 线性地址转换为物理地址举例 假设页组目录从物理地址0000 0000H开始。假定线性地址为0123 5674H。 转换检测缓冲器TLB (Translation Lookaside Buffer) Speeding up Translation with a TLB 平常所讲的“快表” Small hardware cache in MMU，其中每一行都保存着一个页表项 Maps virtual page numbers to physical page numbers 转换检测缓冲器TLB (Translation Lookaside Buffer) 转换检测缓冲器TLB工作原理 MMU Cache/ Memory PA Data CPU VA CPU Chip PTE 1 2 4 5 TLB VPN 3 TLB Hit A TLB hit eliminates a memory access(一次TLB命中减少了一次存储器访问) TLB Miss MMU Cache/ Memory PA Data CPU VA CPU Chip PTE 1 2 5 6 TLB VPN 4 PTEA 3 A TLB miss incurs an additional memory access (PTE)Fortunately, TLB misses are rare. Why? Speeding up Translation with a TLB virtual address virtual page number page offset n–1 0 p–1 p valid physical page number tag valid tag data data = cache hit tag index = TLB