N阱硅栅结构CMOS集成电工艺设计.docVIP

N阱硅栅结构的CMOS集成电工艺设计 一．基本要求 设计如下电路的工艺流程 (1)设计上图所示电路的生产工艺流程: (2)每一具体步骤需要画出剖面图; (3)每一个步骤都要求说明,例如进行掺杂时,是采用扩散还是离子注入,需要解释原因,又如刻蚀,采用的是干法刻蚀,还是湿法刻蚀,这类问题都须详细说明. (4)在设计时,要考虑隔离,衬底选择等问题. (5)要求不少于5页,字迹工整,画图清楚. 二、设计的具体实现 2.1 工艺概述 n阱工艺 为了实现与LSI的主流工艺增强型/耗层型(E/D)的完全兼容，n阱CMOS工艺得到了重视和发展。它采用E/D NMOS的相同的p型衬底材料制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种沟遭器件的阈值电压。 n阱CMOS工艺与p阱CMOS工艺相比有许多明显的优点。首先是与E/D NMOS工艺完全兼容，因此，可以直接利用已经高度发展的NMOS工艺技术；其次是制备在轻掺杂衬底上的NMOS的性能得到了最佳化--保持了高的电子迁移率，低的体效应系数，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。这个优点对动态CMOS电路，如时钟CMOS电路，多米诺电路等的性能改进尤其明显。 这是因为在这些动态电路中仅采用很少数目的PMOS器件，大多数器件是NMOS型。另外由于电子迁移率较高，因而n阱的寄生电阻较低；碰撞电离的主要来源—电子碰撞电离所产生的衬底电流，在n阱CMOS中通过较低寄生电阻的衬底流走。而在p阱CMOS中通过p阱较高的横向电阻泄放，故产生的寄生衬底电压在n阱CMOS中比p阱要小。在n阱CMOS中寄生的纵向双极型晶体管是PNP型，其发射极电流增益较低，n阱CMOS结构中产生可控硅锁定效应的几率较p阱为低。由于n阱CMOS的结构的工艺步骤较p阱CMOS简化，也有利于提高集成密度．例如由于磷在场氧化时，在n阱表面的分凝效应，就可以取消对PMOS的场注入和隔离环。 杂质分凝的概念： 杂质在固体-液体界面上的分凝作用 ~ 再结晶层中杂质的含量决定于固溶度 → 制造合金结（突变结）； 杂质在固体-固体界面上也存在分凝作用 ~ 例如，对Si/SiO2界面：硼的分凝系数约为3/10，磷的分凝系数约为10/1；这就是说，掺硼的Si经过热氧化以后， Si表面的硼浓度将减小，而掺磷的Si经过热氧化以后， Si表面的磷浓度将增高）。n阱CMOS基本结构中含有许多性能良好的功能器件，对于实现系统集成及接口电路也非常有利。图A (a)和(b)是p阱和n阱CMOS结构的示意图。 N阱硅栅CMOS IC的剖面图 ■　N阱的形成 外延生长，外延层已经进行了轻的P型掺杂 原氧化生长这一氧化层主要是a)保护表面的外延层免受污染，b)阻止了在注入过程中对硅片过度损伤，c)作为氧化物层屏蔽层，有助于控制流放过程中杂质的注入深度 第一层掩膜 ，n阱注入 n阱注放（高能） 退火 退火后的四个结果：a)裸露的硅片表面生长了一层新的阴挡氧化层，b)高温使得杂质向硅中扩散c)注入引入的损伤得到修复，d)杂质原子与硅原子间的共价键被激活，使得杂质原子成为晶格结构中的一部分。 2.3工艺流程 1.初始氧化 2.光刻1. （1）刻N阱（2）形成N阱（3）沉积 光刻2 （1）刻有源区，场区硼离子注入（2）氧场 光刻3. （1）场氧（2）栅氧化，开启电压调整（3）多晶硅淀积 光刻4. （1）刻NMOS管硅栅，磷离子注入形成NMOS管 光刻5. （1）刻PMOS管硅栅，硼离子注入及推进，形成PMOS管 （2）磷硅玻璃淀积 光刻6. （1）刻孔、磷硅玻璃淀积回流（2）蒸铝 光刻7 （1）刻铝 光刻8 （1）刻钝化孔 N阱硅栅CMOS工艺流程 三、注意事项 1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。 5. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+注入区比所交有源区要大些。 6. 两层半布线 金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。 7. 三层半布线 金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体