PLD与数字系统设计 李辉 第4章 ISE 5.1i开发系统.pdfVIP

第4章 ISE 5.1i开发系统 第4章 ISE 5.1i开发系统 4.1 设计流程 4.2 工程管理用户界面 4.3 VHDL的输入方法 4.4 基于电路原理图输入的设计方法 4.5 状态转换图描述状态机 4.6 硬件描述语言和电路原理图混合输入方式 第4章 ISE 5.1i开发系统 4.1 设 计 流 程 一般采用CPLD或FPGA 芯片设计电子系统时，从 设计输入到将调试后的程序下载到CPLD或FPGA 芯片 的工作流程如图4-1所示。 第4章 ISE 5.1i开发系统 利用ISE 5.1i开发系统，从设计输入(例如，选择 VHDL输入)到将调试后的程序下载到CPLD或FPGA芯 片的步骤如下： (1) 双击ISE 5.1i开发系统的项目导航器图标 启 动开发系统，创建一个新的工程项目，选择 “File ”→“New Project ”，输入工程项目存放的路径和 工程项目文件名。 (2) 选择器件系列型号、器件型号、封装形式、器 件速度和设计流程(例如，选择“XST VHDL ”) 。 第4章 ISE 5.1i开发系统 创建一个新的设计项目 选择CPLD或FPGA芯片型号 设计输入：可以采用电路原理图、ABE Verilog-HDL或VHDL硬件描述语言输入方 综合和功能仿真 将设计文件适配到指定的CPLD或FPGA芯 并且形成CPLD或FPGA芯片的编程数据 时序仿真 通过下载电缆将熔丝图(*.jed)或bit流(*.b 下载到指定的CPLD或FPGA芯片中，现 图4-1 设计流程 第4章 ISE 5.1i开发系统 (3) 新的工程项目建立后，在工程管理窗口下，选 择“Project ”→“New Source ”，弹出对话选择框，在对 话选择框中选择“VHDL Module ”，定义端口输入/输出 信号，进入VHDL文本编辑器。 (4) 完成VHDL程序设计后，进行语法(Syntax)检查 和综合(Synthesis) 。 (5) 进行仿真操作时，需要编写输入信号激励文件， 可采用VHDL编写仿真测试文件或采用波形编辑测试 文件。 第4章 ISE 5.1i开发系统 (6) 仿真操作。在工程资源管理窗口中选中测试程 序，再在当前资源管理窗口中选中“Simulate Behavioral VHDL Model ”操作选项，观察仿真波形。 (7) 确定芯片管脚与信号的对应关系。在工程管理 窗口下，选择“Project ”→“New Source ”，在对话选择 框中选择“Implementation Constraints File ”操作选项， 并输入用户约束文件名，用户约束文件将出现在工程 资源窗口中，用鼠标双击用户约束文件，进入输入芯 片管脚窗口。 第4章 ISE 5.1i开发系统 (8) 在当前资源管理窗口中，用鼠标双击 “Implement Design”操作选项，完成转换、映射、布局 布线等功能。 (9) 将设计程序下载到CPLD或FPGA芯片中。在当 前资源管理窗口中，用鼠标双击“