版图IC工艺流程.docVIP

版图IC工艺流程 晶体的生长:{*m$U$c2z0h$X0zQ-A7V+ZG:O晶体切片成 wafer:j\+K4x%)Z,M-B2X0j2t.T;X)a:晶圆制作%{F3X#z,D(Z0\半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless8H)a5j9B%s功能设计à模块设计à电路设计à版图设计à制作光罩3o*p6Y$`7\8?*O半导体技术天地3y0mT(U!i0j+q:W[%? [8\工艺流程[6E8q7t+M.]+w2W半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless6J(?:])I7p??/T(J7{ t)V5l#z9l/?2Xz/L2L.ZB9P1) 表面清洗2N%F-{3U0j\:t半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless8{.Y#d5H1i$n/PLj半导体技术天地? ? 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。4^0`y9E%wK6O.{半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless!Q6j$@#w;C-J.Z??$Q)q,g2x2d4A)p8W9a9@Q~2) 初次氧化 2T3B6?%S? fY(f6n.fJ.F7X K1d? ? 有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力#k5y)^1l6w!NV/R半导体技术天地$m-n%l3W-D)J(Z(r-q氧化技术半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless4L7V.B3L!d.Y A.J$|-^z/a%]+d+Y*pn!V6T干法氧化 Si(固) + O2 à SiO2(固)5Q6M$_![,^2~.h(U!~!i湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2)G)Fn3R/H:K4O3Y半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless7m#C:K2[$j/y~2P干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层