微机第2章微处理器与总线.ppt

§2.1 8086/8088CPU的内部结构 2.1.1CPU的结构与特点 8086/8088 1：执行部件（EU）和总线接口部件（BIU） 2：8086有6个字节的指令队列 8088有4个字节的指令队列 3：8086外部数据总线16位 8088外部数据总线8位 特点： 1.8086/8088CPU的主要性能 字长：8086：16位，8088：准16位 时钟频率：5MHZ 数据、地址总线复用 内存：1MB 基本寻址方式：8种 指令系统：99条基本汇编指令 端口地址：64K个端口地址 中断功能：256个 支持单CPU和多CPU系统工作 2特点： 取指执指重叠并行 段寄存器和存储器分段 部分管脚功能双重定义以适应多处理器 2.12寄存器配置 通用寄存器（AX，BX，CX，DX） 段寄存器（DS，CS，SS，ES） 指令指针（IP） 状态标志寄存器（FR） CF，PF，AF，ZF，SF，OF TF，IF，DF §2.2 8088/8086微处理器 8088/8086微处理器概述 8088/8086 CPU是PC/XT微型计算机的核心部件 8088/8086 CPU可应用于各种规模的智能控制 8088/8086 CPU具有最大模式和最小模式，以及内置的多任务处理能力 8088/8086 CPU具有40个引脚，某些引脚具有双功能 8088处理器引脚（1） 40条引脚，采用双列直插式封装 为了减少芯片的引线，8088的许多引脚具有双重定义和功能，采用分时复用工作方式 最大和最小两种工作模式可通过引脚选择 8088处理器引脚（2） 最小模式下的引线 AD7--AD0：地址/数据分时复用的双向信号线，三态。当ALE＝1时，这些引脚上传输的是地址信号。当DEN ＝0时，这些引脚上传输的是数据信号 A15--A8：地址输出，三态。CPU寻址内存或接口时，从这些引脚送出地址A15--A8 8088处理器引脚（3） 最小模式下的引线（ MN/MX =1） A16--A19/ S3--S6 ：地址、状态复用的引脚，三态输出。在8088执行指令过程中，某一时刻从这4个引脚上送出地址的最高4位A16--A19，而在另外时刻，这4个引脚送出状态信号S3--S6 这些状态信息中， S6恒等与0， S5指示中断允许标志位IF的状态， S3 、 S4的组合指示CPU当前正在使用的段寄存器，其编码见表 8088处理器引脚（4） S3 、S4的组合编码 8088处理器引脚（5） 最小模式下的引线 ALE:地址锁存允许信号，三态，高电平有效。当为高电平时，表明CPU地址上有有效地址，因此，它常作为锁存控制信号将A19—A0锁存到地址锁存器 RD：读信号，三态。低电平有效，表示CPU正在对存储器或I/O接口进行读操作 8088处理器引脚（6） 最小模式下的引线 IO/M:输入输出/存储器控制信号，三态，用来区分当前操作是访问存储器还是访问I/O端口。若此引脚输出低电平，则访问存储器，反之，则访问I/O端口 WR：写信号输出，三态。为低电平时，表示CPU正在对存储器或I/O端口进行写操作 8088处理器引脚（7） 最小模式下的引线 DT/R:数据传送方向控制信号，三态，用于确定数据传送的方向。高电平时，CPU向存储器或I/O端口发送数据；低电平时，CPU从存储器或I/O端口接收数据。 DEN：数据允许信号，三态。该信号有效时，表示数据总线上有有效数据。它在每次访问内存或I/O端口以及在中断响应期间有效，常用作数据总线驱动器的片选信号 8088处理器引脚（8） 最小模式下的引线 READY:准备好信号，高电平有效。由被访问的内存或I/O设备发出的响应信号，当其有效时，表示存储器或I/O设备已经准备好，CPU可以进行数据传送。 若存储器或I/O设备没准备好，则使READY信号为低电平，此时，CPU自动插入等待周期TW（一个或多个），直到READY信号变为高电平后，CPU才脱离等到状态，完成数据传送过程。 8088处理器引脚（9） 最小模式下的引线 INTR:可屏蔽中断请求输入信号，高电平有效。CPU在每条指令的最后一个周期采样该信号，以决定是否进入中断响应周期。这个引脚上的中断请求可用软件屏蔽 TEST：测试信号，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对此引脚进行一次测试，若为高电平，CPU则继续处于空转状态进行等待，直到引脚为低电平，CPU才结束等待，继续执行下一条指令 8088处理器引脚（10） 最小模式下的引线 NMI:非屏蔽中断请求输入信号，上升沿触发。这个引脚上的中断请求信号不能用软件屏蔽，CPU在当前指令执行结束就进入中断过程 INTA：中断响应信号输出，低电平有效。是CPU对中断请求信