sh3_3_1009_965304734.pptVIP

高档单片机原理及应用 第三讲 存储器单元 单片机C语言程序设计 SH3 7709 MEMORY SYSTEM 存储系统结构 高速缓存 存储器空间 存储管理单元 总线状态控制器 SH3 7709开发板存储资源 存储系统结构 SH3 CPU SH3 CACHE DRAM SDRAM SRAM PSRAM ROM 两层结构 高速缓存+内存 SDRAM同步动态RAM SRAM静态RAM PSRAM伪SRAM内似SDRAM外同SRAM DMAC MMU 存储管理单元 指令/数据TLB Cache 控制器 Cache 存储器 CPU 中断控制器 INTC 用户断点控制器UBC 总线状态控制器BSC CMT 比较匹配定时器 CPG/ WDT I/O口 SCI 串行通信接口 实时时钟 RTC 定时器 TMU L 总线 I 总线 1 外部总线接口 模块总线 2 模块总线 1 Bridge UDI 调试接口 IRDA 串行通信接口 SCIF 带FIFO ADC ADC 高级用户调试器AUD I 总线 2 SH7709S 功能框图 M M M M M M M SH3 7709S： 高速缓存4K*4，16KB 物理空间 64M*6，384MB 高速缓存 SH3 CPU DRAM SDRAM SRAM PSRAM ROM 24(1+1+22) bits 128(32×4) bits 6 bits 项0 项1 · · · 项255 V U 地址 LW0~LW3：长字数据 0 1 · · · 255 LW0 LW1 LW2 LW3 0 1 · · · 255 地址阵列（0~3通道） 数据阵列（0~3通道） LRU段 least recently used CACHE CE WT CB CF _ _ _ _ _ _ _ _ _ _ _ 位名 0 1 2 3 4 5 31 6 位 CF：清Cache位，为1时，清除Cache所有项，V,U,LRU各项为0 CB：回写/通写切换，对P1区，1=回写，0=通写 WT：通写位，对P0,U0,P3区，1=通写，0=回写 CE：使能位，1=使能，0=不用Cache Cache控制R W2 lock W2 load W3 lock W3 load _ _ _ _ _ _ _ _ _ 位名 0 1 2 7 8 9 31 10 位 ------ W2lock=1 W2 load=1, SR.CL=1, 预取数据总加载到通道2 W3lock=1 W3 load=1, SR.CL=1, 预取数据总加载到通道3 其他情况，预取数据加载的通道由LRU确定 W2 load 与 W3 load不能同时为1 Cache控制R2 存储器空间 PCMCIA接口 与存储器I/O卡共享 普通存储器 并发ROM、PCMCIA 区域6：HCS6 PCMCIA接口 只能与存储卡相连 普通存储器 并发ROM、PCMCIA 区域5：HCS5 普通存储器 区域4：HCS4 普通存储器 同步DRAM、DRAM 区域3：H’0C000000 CS3 只有16位DRAM 可与该区域相连 普通存储器 同步DRAM、DRAM 区域2：HCS2 内部I/O空间 区域1：H 普通存储器 并发ROM 区域0：HCS0 物理地址空间 个人计算机存储卡国际协会personal computer memory card international association 68P HHHH’0C000000 HHH共448MB H’E0000000 HH P0, U0 P1 P2 P3 P4 HH’600